PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 19

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Numerical investigation of particle separation in a centrifugal air separator
Kaczyński J., Kraft M.
Transactions of the Institute of Fluid-Flow Machinery
|
2017
|
nr 135
57--71
EN
This paper presents the modeling approaches and results of numerical investigations into particle separation in a production-scale industrial centrifugal air separator. The gaseous phase was modeled using an Eulerian formulation, while the particle phase was modeled using a Lagrangian particle tracking approach. Two-way coupling between continuous and disperse phase was included and turbulence modeled using the realizable k-ε model. The resulting comprehensive system model provides correct predictions of the power consumption and of pressure losses in the device over the full operation range, and proved ability of accurately predicting the size-dependent particle separation efficiencies down to nominal particle sizes of 2 µm.
2
Content available The performance comparison of the DMA subsystem of the Zynq SoC in bare metal and Linux applications
Fularz M., Pieczyński D., Kraft M.
Measurement Automation Monitoring
|
2017
|
Vol. 63, No. 5
189--191
EN
The paper presents results of comparison of the direct memory access (DMA) performance in a Zynq SoC based system working in a bare metal configuration and running the Linux operating system (OS). The overhead introduced by the driver and software components of the Linux OS is evaluated and analyzed. The evaluation is performed on a real life video processing usage scenario involving transfers of significant portions of data to- and from the memory.
3
Content available A flexible, high performance hardware implementation of the simplified histogram of oriented gradients descriptor
Kraft M., Olejniczak M., Fularz M.
Measurement Automation Monitoring
|
2017
|
Vol. 63, No. 5
177--179
EN
In this paper, a high performance, configurable, compact hardware architecture for computing the histogram of oriented gradients (HoG) descriptors is presented. The descriptor computation algorithm is simplified w.r.t. to the original solution, enabling hardware resource cost reduction with only a small accuracy penalty. The proposed architecture can be accommodated to different block sizes and different block grid configurations, enabling its use in a wide range of object detection and recognition tasks with varying region of interest sizes. The resulting architecture is systolic and massively parallel, enabling high throughput processing.
4
Content available An FPGA-based proof of a concept solution for datacentre energy efficiency improvement
Kraft M., Tomczyński J., Mańkowski T., Fularz M.
Measurement Automation Monitoring
|
2016
|
Vol. 62, No. 5
160--162
EN
As the Internet becomes more and more widespread, the power consumption associated with the Internet infrastructure grows rapidly, contributing to a significant increase in operational costs of service providers. The paper presents a proof of a concept solution consisting of an FPGA expansion card with a dedicated image processing accelerator, connected to a server via PCI Express interface. The use of a dedicated accelerator allows faster completion of the task performed by the server, resulting in over tenfold improvement in energy efficiency.
5
Content available Efficient RGB-D data processing for feature-based self-localization of mobile robots
Kraft M., Nowicki M., Penne R., Schmidt A., Skrzypczyński P.
International Journal of Applied Mathematics and Computer Science
|
2016
|
Vol. 26, no. 1
63--79
EN
The problem of position and orientation estimation for an active vision sensor that moves with respect to the full six degrees of freedom is considered. The proposed approach is based on point features extracted from RGB-D data. This work focuses on efficient point feature extraction algorithms and on methods for the management of a set of features in a single RGB-D data frame. While the fast, RGB-D-based visual odometry system described in this paper builds upon our previous results as to the general architecture, the important novel elements introduced here are aimed at improving the precision and robustness of the motion estimate computed from the matching point features of two RGB-D frames. Moreover, we demonstrate that the visual odometry system can serve as the front-end for a pose-based simultaneous localization and mapping solution. The proposed solutions are tested on publicly available data sets to ensure that the results are scientifically verifiable. The experimental results demonstrate gains due to the improved feature extraction and management mechanisms, whereas the performance of the whole navigation system compares favorably to results known from the literature.
6
Content available Hardware implementation of a decision tree classifier for object recognition applications
Fularz M., Kraft M.
Measurement Automation Monitoring
|
2015
|
Vol. 61, No. 7
379--381
EN
Hardware implementation of a widely used decision tree classifier is presented in this paper. The classifier task is to perform image-based object classification. The performance evaluation of the implemented architecture in terms of resource utilization and processing speed are reported. The presented architecture is compact, flexible and highly scalable and compares favorably to software-only solutions in terms of processing speed and power consumption.
7
Efektywne wykorzystanie danych RGB-D w systemie samolokalizacji na podstawie cech punktowych
Kraft M., Nowicki M., Schmidt A., Skrzypczyński P.
Prace Naukowe Politechniki Warszawskiej. Elektronika
|
2014
|
z. 194, t. 1
245--256
PL
Praca dotyczy zagadnienia określania położenia i orientacji sensora wizyjnego względem sześciu stopni swobody z wykorzystaniem cech punktowych wyodrębnionych z danych RGB-D. Skoncentrowano się na efektywnych algorytmach ekstrakcji cech w postaci punktów w przestrzeni trójwymiarowej oraz metodach zarządzania zbiorem cech otrzymanych z pojedynczego obrazu. Algorytmy i metody stanowiące główny wkład prezentowanej pracy w dziedzinę przetwarzania danych RGB-D przedstawiono w kontekście użycia w szybkim systemie odometrii wizyjnej. Przedstawiono wyniki badań eksperymentalnych wykorzystujących dwa publicznie dostępne zestawy danych RGB-D.
EN
This paper concerns the problem of a vision sensor's position and orientation computation with regard to the full six degrees of freedom, using point features extracted from RGB-D data. We focus on efficient point feature extraction algorithms and on methods for the feature set management in a single RGB-D data frame. While the fast, RGB-D-based visual odometry system described in this paper builds upon our previous results as to the general architecture, the important novel elements introduced here are aimed at improving the precision and robustness of the motion estimate computed from the matching point features of two RGB-D frames. The visual odometry system is tested on two publicly available data sets, demonstrating performance comparable to a much more complicated and computation intensive RGB-D SLAM method.
8
Content available The registration system for the evaluation of indoor visual slam and odometry algorithms
Schmidt A., Kraft M., Fularz M., Domagała Z.
Journal of Automation Mobile Robotics and Intelligent Systems
|
2013
|
Vol. 7, No. 2
46--51
EN
This paper presents the new benchmark data registra- tion system aimed at facilitating the development and evaluation of the visual odometry and SLAM algorithms. The WiFiBOT LAB V3 wheeled robot equipped with three cameras, XSENS MTi atitude and heading reference system (AHRS) and Hall encoders can be used to gather data in indoor exploration scenarios. The ground truth trajectory of the robot is obtained using the visual motion tracking system. Additional static cameras simulating the surveillance network, as well as artificial markers augmen ting the navigation are incorporated in the system. The datasets registered with the presented system will be freely available for research purposes.
9
Content available Comparative assessment of point feature detectors in the context of robot navigation
Schmidt A., Kraft M., Fularz M., Domagała Z.
Journal of Automation Mobile Robotics and Intelligent Systems
|
2013
|
Vol. 7, No. 1
11--20
EN
This paper presents evaluation of various contemporary interest point detector and descriptor pairs in the context of robot navigation. The robustness of the detectors and descriptors is assessed using publicly available datasets: the first gathered from the camera mounted on the industrial robot [17] and the second gathered from the mobile robot [20]. The most efficient detectors and descriptors for the visual robot navigation are selected.
10
Content available Sprzętowy układ do estymacji siły oraz zmęczenia mięśni na podstawie sygnału elektromiograficznego
Kraft M., Fularz M., Kaczmarek P., Schmidt A.
Pomiary Automatyka Kontrola
|
2012
|
R. 58, nr 7
684-686
PL
W pracy przedstawiono implementację układu służącego do estymacji siły oraz zmęczenia mięśni na podstawie sygnału elektromiograficznego (EMG), rejestrowanego za pomocą dwukanałowego wzmacniacza, oraz położenia stawu mierzonego za pomocą enkodera kwadraturowego. W matrycy FPGA zaimplementowano struktury obliczające aktualną wartość średniej częstotliwości (MNF) oraz wartości średniokwadratowej (RMS) sygnału i kąta, co umożliwia estymację aktualnej siły oraz zmęczenia. Opracowane rozwiązanie jest skalowalne i umożliwia równoległą obsługę liczby kanałów ograniczonej wyłącznie zasobami matrycy FPGA.
EN
This paper presents an FPGA implementation of the muscle force and fatigue estimation unit based on the analysis of an electromyography (EMG) signal measured with a two-channel amplifier and the joint position measured with a quadratic encoder. The contemporary systems use the root mean square (RMS) of the EMG signal and muscle length to estimate the contraction force and decrease in the median frequency of the EMG signal to detect the muscle fatigue [2]. The proposed system consists of (Fig. 1): an infinite impulse response (IIR) high-pass filter with the cut-off frequency of 10 Hz, a dedicated RMS calculation block for the 512 samples window (Fig. 2.), the Fast Fourier Transform (FFT) block and a MicroBlaze processor. The muscle length is estimated using measurements from the encoder placed on the joint. The mean value of the EMG signal frequencies is used as the approximation of the median-frequency. The system was tested using the Xilinx SP605 evaluation kit and the obtained results were verified. The resources usage is presented in Table 1. Due to the FPGA inherent ability to parallelize computation, additional measurement channels can be easily added without increase in the processing time. The presented system is portable and can be used as a part of any mobile solution requiring feedback from the muscles-state (e.g. exoskeleton). Due to its scalability, it can be easily extended into a larger muscle-analysis system. Moreover, it can be modified to facilitate analysis of other biomedical signals.
11
Content available Implementacja w układzie reprogramowalnym wieloprocesorowego systemu realizującego algorytm RANSAC
Fularz M., Kraft M.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 8
914-916
PL
W artykule opisano programową, wieloprocesorową realizację algorytmu RANSAC, który umożliwia odporną estymację modelu matematycznego z danych pomiarowych zawierających znaczący odsetek wartości odstających (ang. outliers). System został zaimplementowany w układzie FPGA w oparciu o konfigurowalne soft procesory MicroBlaze. W pracy przedstawiono opis algorytmu RANSAC, sposób jego podziału w celu przetwarzania równoległego, a także proces konfiguracji systemu wieloprocesorowego. Zaprezentowano również przyrost prędkości przetwarzania w zależności od liczby zastosowanych rdzeni procesorowych, porównano te wyniki do realizacji na komputerze klasy PC i przedstawiono zużycie zasobów układu FPGA.
EN
The paper describes a multiprocessor system implementing the RANSAC algorithm [3] which enables robust estimation of a fundamental matrix from a set of image keypoint correspondences containing some amount of outliers. The fundamental matrix encodes the relationship between two views of the same scene. The knowledge of the fundamental matrix enables e.g. the reconstruction of the scene structure. The implemented system is based on three MicroBlaze microprocessors [5] (one master, two slaves) and a dedicated hardware coprocessor connected using fast simplex link (FSL) interfaces [6]. The slave microprocessors perform the task of fundamental matrix computation from point correspondences using singular value decomposition - the so called 8-point algorithm [1, 2] (hypothesis generation). The master processor, along with the connected coprocessor, is responsible for dataflow handling and hypothesis testing using the Sampson error formula (7). The hypothesize and test framework used in RANSAC allows for largely independent task execution. The design is a development of a system described in [5]. The block diagram and dataflow diagram of the proposed solution are given in Figs. 1 and 2, respectively. Tabs. 1 and 2 summarize the use of FPGA resources. With a 100 MHz clock, the designed system is capable of processing the data at the speed which is roughly equivalent to that of the Atom N270 microprocessor clocked at 1,2 GHz. The resulting solution will be targeted at applications for which small size, weight and power consumption are critical. The design is also easily scalable - addition of more slave processors will result in additional increase in the processing speed.
12
Content available Implementacja algorytmu do estymacji ruchu własnego robota w układzie FPGA
Kraft M.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 1
6-8
PL
W artykule opisano implementację w układzie FPGA systemu, realizującego zadanie szacowania ruchu własnego urządzenia (np. robota mobilnego), wyposażonego w pojedynczą kamerę. Zrealizowano ją w architekturze hybrydowej, sprzętowo-programowej. W artykule przedstawiono szczegółowy opis wynikowej architektury, jak również użycie zasobów układu programowalnego, oraz analizę wydajności systemu, wraz z porównaniem z alternatywnym rozwiązaniem opartym o komputer PC.
EN
The paper presents implementation of the robot ego-motion estimation algorithm in a single FPGA. The input data for the algorithm are feature correspondences detected in the image sequence registered by a single camera. The implemented system, based on the Microblaze microprocessor along with a dedicated hardware coprocessor, performs all stages of the algorithm - computation of the essential matrix using the 8-point algorithm employing singular value decomposition, robust estimation of the correct essential matrix using the RANSAC algorithm as well as computation of the rotation matrix and the translation vector (up to a scale) from the essential matrix [1, 2]. The system was implemented in a Virtex 5 PFGA and is capable of working with a clock speed of 100MHz. The microprocessor is used to find successive essential matrices using singular value decomposition. The solutions are tested for correctness using the coprocessor with the RANSAC algorithm [3]. The coprocessor employs a reduced, 23-bit floating point number representation to reduce resource usage. Upon successful completion of the essential matrix estimation, rotation and translation are computed. Additional sensors are used to deal with rotation and translation sign ambiguity. Table 1 presents the summary of resources used for implementation. Figure 1 outlines the system architecture. The results obtained are satisfactory and promising. The availability of inexpensive, low power, small footprint solution for ego-motion estimation is desirable for many applications.
13
Content available Perspektywy wykorzystania reprogramowalnych układów cyfrowych w systemach wizyjnych robotów mobilnych
Kraft M.
Pomiary Automatyka Robotyka
|
2010
|
R. 14, nr 2
361-371
PL
Rekonfigurowalne układy cyfrowe (głównie w formie układów FPGA) rozpowszechniają się w aplikacjach wymagających rozwiązywania problemów z dziedziny przetwarzania sygnałów, wizji komputerowej i innych. Możliwość wykonywania w sposób naturalny obliczeń w trybie równoległym, a także rekonfigurowalność i modułowość, umożliwiająca rozwiązywanie licznych problemów przez procesory zawarte w strukturze pojedynczego układu scalonego, nierzadko umożliwia wielokrotne przyspieszenie wykonywania obliczeń w stosunku do implementacji programowych, wykorzystujących jako platformę komputery klasy PC. Dodatkowo, zastosowanie układów FPGA może umożliwić zmniejszenie wymiarów, wagi i poboru prądu przez wykorzystujące taką platformę obliczeniową urządzenie. Niniejszy artykuł zawiera analizę przydatności układów FPGA do zastosowań w systemach wizyjnych robotów mobilnych. Analizę poparto licznymi przykładami aplikacji, w których z powodzeniem wykorzystuje się układy reprogramowalne, a także przykładami doświadczeń autora w dziedzinie opracowywania takich aplikacji. Wnioski z analizy zawarto w podsumowaniu, wraz z sugestiami scenariuszy użycia układów FPGA w robotach mobilnych jako głównej platformy obliczeniowej, lub wspomagającego komputer pokładowy koprocesora.
EN
Reconfigurable digital circuits (mainly in the form of FPGAs) are becoming increasingly popular in signal processing, computer vision and many other applications. Their natural ability to perform parallel computations, along with the reconfigurability and modularity often allow to increase the performance significantly, when compared to standard software implementations, using a standard PC as a platform. Additionally, the use of FPGA can allow to reduce the size, weight and power consumption of a complete system. The following paper contains the analysis of usefulness of FPGA circuits as the computing platform in mobile robot vision systems. The analysis is backed up by numerous examples of applications, including author's experiences with using FPGAs as a part of computer vision system. The conclusions drawn from the analysis, along with suggestions for using FPGAs in robot vision systems (as a main hardware platform or a coprocessor) are given in the summary.
14
Content available Sprzętowo-programowa realizacja algorytmu RANSAC do estymacji macierzy fundamentalnej
Kraft M.
Pomiary Automatyka Kontrola
|
2010
|
R. 56, nr 7
742-744
PL
W artykule opisano hybrydową, sprzętowo-programową realizację algorytmu RANSAC, umożliwiającego odporną estymację modelu matematycznego z danych pomiarowych zawierających znaczący odsetek wartości odstających (ang. outliers). Zaimplementowany system, oparty o mikroprocesor Microblaze wraz z dedykowanymi procesorami sprzętowymi, wykorzystywany jest do estymacji macierzy fundamentalnej. W macierzy tej zakodowany jest związek pomiędzy dwoma obrazami tej samej sceny, a jej znajomość umożliwia m. in. rekonstrukcję struktury sceny. Praca zawiera krótki opis algorytmu RANSAC, opis realizacji algorytmu w układzie FPGA, oraz podsumowanie użytych do implementacji zasobów. Przeprowadzono również porównanie szybkości działania implementacji programowej oraz sprzętowo-programowej algorytmu na procesorze Microblaze, oraz implementacji programowej na komputerze PC wyposażonym w energooszczędny procesor.
EN
The paper describes hybrid, hardware/software implementation of RANSAC algorithm, enabling the robust mathematical model estimation from measurement data containing a significant amount of outliers. The implemented system, based on the Microblaze microprocessor along with a dedicated hardware coprocessor, performs the task of fundamental matrix estimation. The matrix encodes the relationship between two views of the same scene. This enables e.g. the reconstruction of the scene structure. The system (implemented in a Virtex 5 PFGA) is capable of working with a clock speed of 100MHz. Applying the hardware coprocessor cuts the overall algorithm execution time by approximately half. The part of the algorithm that was chosen for hardware implementation (checking the consistency of measurement data with the computed model) is sped up 50 times when compared to software implementation. The resource usage is kept low by using a custom 23-bit floating point representation (see Fig. 2). Table 1 presents the summary of resources used for implementation. Fig. 1 outlines the system architecture, while Figs. 3 and 4 present the detailed coprocessor structure. The 8-point algorithm based model generation is harder to translate into hardware, because it relies on singular value decomposition for finding least-squares solution of a linear system of equations [1][2]. The future work will therefore be focused on this subject, and on integration of the described system with the processor for image feature detection [3], description and matching. The resulting solution will be targeted at applications, in which small size, weight and power consumption are critical.
15
Content available Implementacja w układzie reprogramowalnym algorytmu wyodrębniania ruchomych obiektów
Kraft M., Fularz M.
Pomiary Automatyka Kontrola
|
2010
|
R. 56, nr 7
659-661
PL
W pracy przedstawiono implementację w strukturze FPGA systemu detekcji obiektów ruchomych wykorzystującego metodę przybliżonej mediany. W celu poprawy wyników zastosowano modyfikację algorytmu, polegającą na poddaniu obrazu różnicowego działaniu filtra uśredniającego, oraz maksymalnego. Całość systemu zrealizowano w architekturze sprzętowo-programowej, opartej o mikroprocesor Microblaze wraz z dedykowanym procesorem sprzętowym podłączony przez interfejs FSL.
EN
The paper presents the FPGA implementation of a moving object detection system, based on the approximate median algorithm [1]. The method, despite its simplicity and low memory requirement, offers good detection quality [2]. To further improve the results, the original algorithm was modified by applying additional averaging and maximal filtering to the difference image [3]. The system is implemented as hybrid hardware/ software architecture, based on the Microblaze microprocessor [4], along with a dedicated coprocessor connected to it via the FSL (Fast Simplex Link) interface [5]. The microprocessor works under the control of the Xilkernel operating system, along with the LwIP TCP/IP stack, which allows transferring data through Ethernet. The software part of the algorithm performs the task of receiving the input image data, computing the difference image, and updating the background model accordingly. The difference image is then filtered by the Gaussian and maximum filter are implemented as a single hardware coprocessor. The processed data is sent back to the PC. Table 1 presents the summary of resources used for the implementation. Figure 1 outlines the system architecture. Figures 2 and 3 show the detailed coprocessor structure. The implemented system is capable of processing over ten 256x256, 8-bit grayscale image frames per second using an inexpensive Spartan-3E FPGA with 50MHz clock (see Fig. 4).
16
Content available Porównanie sprzętowych implementacji dwóch popularnych detektorów cech punktowych
Kraft M., Fularz M.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 8
618-620
PL
W artykule zaprezentowano sprzętowe implementacje dwóch detektorów narożników - detektora Harrisa i detektora FAST - w strukturach FPGA. Prędkość przetwarzania nie ustępuje prędkości uzyskiwanej na współczesnych komputerach osobistych, jednakże zastosowanie niedrogich układów FPGA umożliwia ograniczenie poboru mocy, a także kosztu oraz wymiarów kompletnego systemu. W artykule zawarto opis obu algorytmów, schematy blokowe ich sprzętowych implementacji, a także podsumowanie i porównanie ilości zasobów układu FPGA wykorzystywanych przez obie implementacje. Wykonano również wstępną analizę wyników uzyskanych przez zastosowanie zaimplementowanych detektorów na sekwencji obrazów.
EN
Many contemporary computer and machine vision applications require finding corresponding points in image sequences. For that purpose many point feature detectors have been developed. Most of them detect corners, i.e. points that mark object boundaries, or boundaries of significant object parts as features. In this paper there are presented the implementations of two popular corner detectors - the Harris [2] and FAST [3] corner detector - in FPGA structure. The proposed solutions enable processing of 512x512 pixel, 8-bit grayscale image data with the speed of over 400 frames per second (FAST), and over 350 frames per second (Harris). The processing speeds are the same or even better than those that can be achieved using modern high-performance PCs. FPGA implementations, however, are less power-hungry, relatively inexpensive and more compact, which is critical in many applications. Our implementations are targeted at applications in mobile robotics. The paper contains a short description of the implemented algorithms, block diagrams of the implemented architectures, as well as the summary of the FPGA resources required by both implementations. A preliminary analysis of performance of the implemented algorithms with regards to feature repeatability is also carried out. The results show that the implementation of the FAST algorithm has better performance in terms of speed. Also, the FAST algorithm performs better on image sequences with strong structure - urban, interiors etc. The Harris detector implementation, although in general slower and a little more resource-hungry than the FAST implementation (requires hardware multipliers), demonstrates better performance on poorly structured scene sequences - grass, dirt roads etc. These conclusions are consistent with the results of research carried out before [3, 4].
17
System wizyjny wspomagany rekonfiguralnym układem sprzętowym
Kraft M., Kasiński A.
Prace Naukowe Politechniki Warszawskiej. Elektronika
|
2008
|
z. 166, t. 1
51-60
PL
W pracy opisano realizacje sprzętowe dedykowanych procesorów do wstępnego przetwarzania obrazów oraz detekcji cech. Procesory te stanowią podstawę komputerowego systemu wizyjnego czasu rzeczywistego mogącego znaleźć szerokie zastosowanie w układach sterowania robotów.
EN
The paper presents a hardware implementation of dedicated hardware processors for image preprocessing and feature detection. The processors are the basis of a real-time, high performance computer vision system for numerous robot control applications.
18
Content available remote FPGA implementations of image processing algorithms for real-time computer vision systems
Kraft M.
Studia z Automatyki i Informatyki
|
2007
|
T. 32
103-116
EN
This paper describes complete implementations of image processing algorithms using FPGAs. Implemented algorithms include convolution, morphological operations, edge detection and feature point (corner) detection. The described processors are capable of processing image data stream with the speed of houndreds of frames per second for a 512x512, 8-bit gray-scale image. The implemented modules can be connected to form a complete, low level image processing system. Resource usage summary, resulting images, as well as block diagrams of processors' architectures are included in the paper.
PL
Artykuł opisuje kompletne implementacje algorytmów przetwarzania obrazu w układzie FPGA. Zaimplementowane zostały algorytmy przetwarzania za pomocą operacji konwolucji, operacji morfologicznych, algorytm wykrywania krawędzi oraz algorytm wykrywania cech punktowych (narożników). Opisywane procesory umożliwiają przetwarzanie strumienia danych obrazowych z prędkością setek klatek na sekundę dla obrazu o rozdzielczości 512x512, w 8-bitowej skali szarości. Moduły można łączyć tak, aby utworzyły kompletny system niskopoziomowego przetwarzania obrazów. W artykule zamieszczono informacje o schematy blokowe, informacje o użyciu zasobów przez poszczególne moduły oraz obrazy wynikowe.
19
A comparison of approaches for the design of closed-loop micromachined accelerometers.
Gaura E. I., Kraft M., Steele N., Rider R.J.
Systems Science
|
1999
|
Vol. 25, nr 4
47-62
EN
Traditionally, closed-loop actuation has been used for many sensors to increase the bandwidth dynamic range and to linearise the response of the transducer. In this paper, three control approaches are described with application to a bulk-micromachined accelerometer with capacitive signal pick-off. This device has inherent nonlinear properties in open-loop operation. All three approaches rely on balancing the inertial force acting on the proof mass by electrostatic actuation, the magnitude of which provides a measure of the acceleration signal The first approach is a simple analogue , linear control strategy based on proportional, integral and derivative control action. The second approach uses a digital control strategy, based on proportional, integral control action. The second approach used a digital control strategy, based on proportional, integral control action. The third approach employs a novel strategy based upon an artificial neural network. Simulation results suggest that a closed-loop accelerometer with neural network control will have a more stable behaviour and a wider dynamic range than its analogue or digital counterparts.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.