PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników
Powiadomienia systemowe
  • Sesja wygasła!
  • Sesja wygasła!

Znaleziono wyników: 17

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Zastosowanie ekstrapolacji nieliniowej w systemie pomiaru i lokalizacji doziemienia
Opara A.
Wiadomości Elektrotechniczne
|
2016
|
R. 84, nr 2
22--25
PL
Przedstawiono oryginalne rozwiązanie systemu pomiaru i lokalizacji miejsca uszkodzenia izolacji w rozległych instalacjach prądu stałego.
EN
The paper presents original solution of measurement and location system of earth fault in extensive DC installations.
2
Cyfrowe zabezpieczenia szyn zbiorczych dla rozdzielni wysokich i najwyższych napięć
Opara A., Fyda J., Semla T.
Wiadomości Elektrotechniczne
|
2015
|
R. 83, nr 9
69--72
PL
Przedstawiono zabezpieczenia szyn zbiorczych rozdzielnic WN i NN, omówiono nowe cyfrowe algorytmy zaimplementowane w zabezpieczeniach TSL-9r oraz TSL-11.
EN
The paper presents busbar protections of HV and LV switchgears as well as new digital algorithms implemented in TSL-9r and TSL-11 protections.
3
Ocena efektywności dopasowania technologicznego dla struktur FPGA
Kubica M., Kania D., Opara A.
Elektronika : konstrukcje, technologie, zastosowania
|
2014
|
Vol. 55, nr 2
59-62
PL
Tematem artykułu jest dopasowanie technologiczne do bloków LUT, zawartych wewnątrz struktury FPGA na etapie dekompozycji. Problem ten został sprowadzony do doboru konfiguracji liczby wejść bloku LUT. Dobór liczby wejść jest skojarzony z doborem odpowiedniej liczności zbiorów związanych podczas dekompozycji. Dla reprezentacji funkcji w postaci diagramów BDD liczność odpowiednich zbiorów zależy od doboru linii cięcia. W artykule zaproponowano nową technikę wyznaczania efektywności dopasowania technologicznego (wybór linii cięcia), poprzez wprowadzenie parametru δ zależnego od liczności zbioru związanego, liczby funkcji wiążących oraz liczby niezbędnych bloków LUT. Dobór odpowiedniej dekompozycji jest uzależniony od wartości uzyskiwanego parametru δ. Artykuł zawiera wyniki eksperymentów ukazujące przydatność opisywanych metod.
EN
The topic of the article is concerned with technological mapping for LUT blocks included inside the FPGA structure during decomposition. This problem focuses on the configuration choice of the number of inputs of a LUT block. The choice of the number of inputs is connected with the choice of appropriate number of bound sets while carrying out decomposition. For function representation in the form of BDD diagrams, the number of appropriate sets depends on the choice of cutting lines. The authors have suggested an innovative technique of determining efficiency of technological mapping (the choice of a cutting line). It can be carried out by introducing δ parameter which depends on the number of a bound set, the amount of bound functions, and the number of essential LUT blocks. The choice of an appropriate decomposition makes it conditional on the value of an obtained δ parameter. The article includes the results of the experiments showing the effectiveness of presented methods. The results were compared with other algorithms known from literature as far as the number of necessary logic blocks for carrying out of the structure and the numbers of levels obtained are concerned.
4
Strategia dekompozycji ukierunkowana na minimalizację warstw logicznych
Kubica M, Kania D, Opara A
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
Vol. 54, nr 12
96-99
PL
Artykuł koncentruje się wokół dekompozycji wielokrotnej i sposobów jej realizacji z wykorzystaniem BDD. Jego celem jest przedstawienie strategii dekompozycji prowadzącej do minimalizacji liczby warstw logicznych. Zaproponowana strategia dekompozycji wykorzystuje dekompozycję wielokrotną pozwalającą na wyszukiwanie w jednym kroku dekompozycji kilku bloków związanych. W artykule przedstawiono wyniki eksperymentów uzyskanych przedstawioną metodą i porównano je z wynikami otrzymanymi wykonując dekompozycję innymi akademickimi narzędziami programowymi.
EN
The article relates to the problem of partition of the combinational circuit between LUT blocks which are included inside the FPGA structure. Decomposition is the mathematical model of such a partition. The authors focus on one of the complex decomposition – multiple decomposition. According to the authors of the article, the strategy based on multiple decomposition should lead to obtain logic structures which have relatively small number of logic levels. Therefore, the main goal of the article is to present a decomposition strategy leading to gain the structures with good dynamic properties. The paper also focuses on the techniques of acquiring multiple decomposition using BDD. Function representation, in the form of BDD, leads to the minimalization of the synthesis time. The article presents the results of the experiments for described decomposition strategy.
5
BDD z atrybutem negacji w syntezie ukierunkowanej na elementy XOR
Kania D., Opara A.
Elektronika : konstrukcje, technologie, zastosowania
|
2012
|
Vol. 53, nr 2
82-85
PL
Blok logiczny typu PAL z elementami XOR jest jądrem dostępnych na rynku układów CPLD. Celem artykułu jest przedstawienie nowej koncepcji dekompozycji ukierunkowanej na wykorzystanie elementu XOR. Proponowana metoda wykorzystuje binarne diagramy decyzyjne z atrybutem negacji przypisanym do krawędzi. Proponowana metoda jest alternatywą do klasycznej metody syntezy wykorzystującej dwupoziomową minimalizację wykonaną dla każdej funkcji oddzielnie oraz metod dekompozycyjnych przedstawionych w poprzednich pracach.
EN
A PAL-based logic block with XOR gate is the core of commercially available CPLDs. The aim of the paper is to present a novel concept of XOR-oriented decomposition. The proposed approach uses binary decision diagram with negative edges. This method is alternative to the classical method based on two-level minimization of separate single-output functions and decomposition-based approaches which were published previously.
6
Analiza efektywności czasowej metod dekompozycji
Opara A., Kania D., Kubica M.
Elektronika : konstrukcje, technologie, zastosowania
|
2012
|
Vol. 53, nr 4
57-59
PL
W artykule przedstawiono porównanie dwóch akademickich systemów wspomagających proces syntezy układów cyfrowych realizowanych w strukturach FPGA. Kluczowym elementem syntezy ukierunkowanej na struktury FPGA jest odpowiednia strategia dekompozycji projektowanego układu. System Decomp opracowany w początkach rozwoju struktur FPGA i następnie przez wiele lat doskonalony, wykorzystuje różnorodne tablicowe formy opisu wyrażeń logicznych. W systemie dekBDD wiodącą rolę odgrywają binarne diagramy decyzyjne. Tworząc system dekBDD wykorzystano wieloletnie doświadczenia zdobyte w trakcie optymalizacji strategii dekompozycji funkcji, zdobyte w pracach związanych z systemem Decomp. Dekompozycja oparta o BDD jest znacznie szybsza, a co ciekawsze, wyniki eksperymentów wyraźnie wskazują, że nie musi być mniej efektywna.
EN
The paper focuses on the comparison of two academic tools that are used for functional decomposition as far as time effectiveness is concerned. At the very beginning of the article, theoretical basis of decomposition is explained. Both academic tools, dekBDD as well as Decomp, rely on the principles decsribed in the first part of the article. There is a crucial difference between the systems Decomp and dekBDD which lies in the way of representation of Boolean functions. In the case of the Decomp tool, functional representation is presented in the form of a varied table. The dekBDD tool, on the other hand, uses functional representation in the form of BDD. The authors state that in spite of the same decomposition strategy {while creating the dekBDD system, long-term experience, gained during optimalizing decomposition carried out in the Decomp system, was used), functional representation has a significant influence on time in the process of synthesis.
7
Content available Wykorzystanie dwupoziomowej optymalizacji do poprawy wyników syntezy z wykorzystaniem BDD
Opara A., Kania D.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 8
864-867
PL
W artykule przedstawiona jest koncepcja syntezy ukierunkowanej na zrównoważoną optymalizację powierzchni i prędkości działania układu. Pierwszym etapem syntezy jest dekompozycja wierszowa wykorzystująca BDD, ukierunkowana na struktury PAL. Celem dekompozycji jest minimalizacja liczby bloków logicznych struktury programowalnej. Drugi etap syntezy jest ukierunkowany na optymalizację szybkości działania układu. Istotą dwupoziomowej optymalizacji jest odpowiednie wykorzystanie trójstanowych buforów wyjściowych. Uzyskane rezultaty eksperymentów dowodzą szczególnej efektywności proponowanych rozwiązań dla struktur CPLD zbudowanych z bloków typu PAL o niewielkiej liczbie iloczynów.
EN
This paper presents a concept of the original method of two-stage BDD-based decomposition combined with two-level PAL-oriented optimization. The aim of the proposed approach is oriented on the balanced (speed/area) optimization. The first step of the method is original PAL-oriented decomposition. The presented non-standard decomposition provides minimization of the implemented circuit area and reduction of necessary logic blocks in the programmable structure. This decomposition consists in sequential search for an input partition providing feasibility of implementation of the free block in one PAL-based logic block, containing a predefined number of product terms. In the presented algorithms the Reduced Ordered Binary Diagrams were used as an efficient representation of logic functions. The partitioning of the variables in a partition matrix is equivalent to the cut in the ROBDD diagram representing the logic function. To efficiently approximate the number of product terms in a sum of product form, the concept of path counting was developed. The second step of the proposed logic synthesis is oriented to the speed optimization. The original two-level optimization is based on utilizing tri-state buffers. The results of experiments prove that the presented approach is especially effective for CPLD structures which consist of PAL-based logic blocks containing a low number of product terms
8
Content available remote Zagrożenia środowiska podczas eksploatacji gazociągów podmorskich
Hupka J., Opara A., Janczarek M.
Przemysł Chemiczny
|
2010
|
T. 89, nr 8
1043-1049
9
Content available remote Decomposition-based logic synthesis for PAL-based CPLDs
Opara A., Kania D.
International Journal of Applied Mathematics and Computer Science
|
2010
|
Vol. 20, no 2
367-384
EN
The paper presents one concept of decomposition methods dedicated to PAL-based CPLDs. The proposed approach is an alternative to the classical one, which is based on two-level minimization of separate single-output functions. The key idea of the algorithm is to search for free blocks that could be implemented in PAL-based logic blocks containing a limited number of product terms. In order to better exploit the number of product terms, two-stage decomposition and BDD-based decomposition are to be used. In BDD-based decomposition methods, functions are represented by Reduced Ordered Binary Decision Diagrams (ROBDD)). The results of experiments prove that the proposed solution is more effective, in terms of the usage of programmable device resources, compared with the classical ones.
10
Content available remote Logic synthesis dedicated for CPLD circuits
Kania D., Milik A., Kulisz J., Opara A., Czerwiński R.
Electronics and Telecommunications Quarterly
|
2009
|
Vol. 55, No 2
287-315
EN
The paper presents synthesis strategies for PAL-based devices. All component methods used in presented strategies are originally developed. In this paper the essentials of all methods have been presented. Exact algorithms descriptions can be found in referenced materials. The optimization of synthesis methods were aimed toward required areas minimization or propagation delay minimization (reducing number of levels). A low computation complexity of synthesis methods that use tri-state output buffers or output graphs make them useful as additional steps of complex synthesis strategies. Application of those methods can radically reduce areas or propagation delay. Without doubt the best results in terms of required surface can be obtained by methods that use decomposition components. Decomposition methods that extend classical model of functional decomposition (Curtis' decomposition - row based and column based decompositions) are computing demanding procedures. The binary decision diagram was taken into consideration in order to increase computation performance/efficiency. The experience that has been gained in implementation of column and row based decomposition allows to implement efficient partitioning procedures for the BDD. Decomposition results for the BDD methods are slightly worse as referenced to previous approaches. The synthesis process is computation efficient and allows to decompose complex logic circuits in reasonable amount of time. The exploration of BDD decomposition methods shows their undiscovered potential that still can be developed especially for decomposition of function consisting of few hundred of input and output variables. Several years' of experience in design of decomposition procedures for CPLD allows developing complex synthesis strategies that have been presented as summary of the paper. They are dedicated for different CPLD families addressing different features (e.g. three-state output buffers) and requirements (e.g. propagation time constraint).
11
Content available remote A novel non-disjunctive method for decomposition of CPLDs
Opara A., Kania D.
Electronics and Telecommunications Quarterly
|
2009
|
Vol. 55, No 1
95-111
EN
The paper discusses the concept of a novel decomposition method dedicated for PAL-based CPLDs. The proposed approach is an alternative to the classical one, which is based on two-level minimization of separate single-output functions. The key idea of the algorithm is to search for free blocks that could be implemented in PAL-based logic blocks containing a limited number of product terms. In order to exploit better the number of product terms, a non-disjunctive decomposition is to be used. In contrast to classical methods, the functions are represented by Reduced Ordered Binary Decision Diagrams (ROBDD). The results of the experiments prove that the proposed solution is more effective in terms of the usage of programmable device resources, compared to the classical ones.
12
Metan jako paliwo w zrównoważonym transporcie
Opara A., Hupka J.
Przegląd Komunalny
|
2008
|
nr 8
69-71
PL
Od zarania dziejów transport stymulował rozwój. Bez wydajnych środków transportu nie byłoby handlu i miast, nie byłoby Imperium Rzymskiego z jego doskonałą siecią dróg handlowych, a bez transportu morskiego Ameryka pozostałaby nie odkryta! Jednakże dzisiejsze środki transportu, oparte na nieodnawialnych paliwach kopalnych, stanowią duże zagrożenie zarówno dla zrównoważonego rozwoju, jak i dla globalnej gospodarki.
13
Content available Wykorzystanie pseudo-MTBDD w dekompozycji zespołu funkcji
Opara A., Kania D.
Pomiary Automatyka Kontrola
|
2008
|
R. 54, nr 8
496-497
PL
W obliczu coraz większej złożoności projektów kluczową rolę odgrywają efektywne algorytmy i struktury danych używane w procesie syntezy. W artykule przedstawiona jest koncepcja reprezentacji liści diagramów o wielu liściach (MTBDD) za pomocą diagramów BDD z wprowadzonymi dodatkowymi zmiennymi. Zabieg taki upraszcza algorytmy dekompozycji prowadzone dla odpowiednich zespołów funkcji.
EN
This paper presents concept of representing multi-terminal binary decision diagram (MTBDD) by BDD diagrams with added special variables. MTBDD represents a set of boolean functions and is decomposed to implement them in typical FPGA devices. Common function relation can be extracted by merging a few single functions into a group represented by MTBDD diagram. There is special approach taken to efficiently perform merging process.
14
Dekompozycyjne metody syntezy przeznaczone dla układów CPLD
Kania D., Milik A., Opara A.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 10
93-100
PL
W artykule przedstawiono dekompozycyjne metody syntezy opracowane dla struktur CPLD typu PAL. Prezentowane metody stanowią rozwinięcie klasycznej teorii dekompozycji Ashenhursta-Curtisa. Przedstawiono również zastosowanie binarnych diagramów decyzyjnych w procesie dekompozycji opracowanych dla układów CPLD typu PAL.
EN
This paper presents decomposition based logic synthesis methods for PAL-based CPLDs. Presented methods are based on classical Ashenhurst-Curtis decomposition theory. There is also presented application of Binary Decision Diagram in logic decomposition for PAL-based CPLDs.
15
Content available Synteza wielowyjściowych układów logicznych prowadząca do wykorzystania wspólnych bloków logicznych
Opara A., Kania D.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 7
39-41
PL
W artykule przedstawiona jest koncepcja wykorzystania wielokorzeniowych binarnych diagramów decyzyjnych (SBDD) oraz diagramów o wielu liściach (MTBDD) podczas dekompozycji funkcji logicznych. Funkcje te są poddawane dekompozycji, by można je było zaimplementować w typowych strukturach FPGA. W prezentowanym rozwiązaniu operowanie na wielu funkcjach pozwala na współdzielenie bloków związanych w dekompozycji Ashenhursta, a tym samym wymaga mniejszej ilości zasobów struktury programowalnej. Powyższa koncepcja została przedstawiona na przykładzie dekompozycji układu rd84.pla.
EN
This paper presents concept of using multi-root (shared) and multi-terminal binary decision diagrams (SBDD and MTBDD) to represent a set of boolean functions. These functions are decomposed to implement them in typical FPGA devices. Most of algorithms based on BDD operates on single function, so many common relations can not be extracted. In presented approach operating on many functions gains better utilization of programmable device's resources. As an example it is shown decomposition of rd84.pla circuit. With best author's knowledge there's no better results for this circuit published in literature.
16
Hydraty metanu jako źródło energii
Opara A., Hupka J.
Czysta Energia
|
2007
|
Nr 7-8
36-37
17
Wykorzystanie binarnych diagramów decyzyjnych do syntezy wielopoziomowych układów logicznych
Opara A.
Pomiary Automatyka Kontrola
|
2006
|
R. 52, nr 7 bis
115--117
PL
W artykule przedstawiona jest koncepcja wykorzystania wielokorzeniowych binarnych diagramów decyzyjnych (BDD) do reprezentacji zbioru funkcji logicznych. Funkcje te są poddawane dekompozycji, tak by można je było zaimplementować w typowych strukturach FPGA. Większość stosowanych algorytmów opartych o BDD operuje na pojedynczych funkcjach, dając mniejsze możliwości znajdowania wspólnych zależności. W prezentowanym rozwiązaniu operowanie na wielu funkcjach pozwala na współdzielenie bloków związanych w dekompozycji Ashenhursta, a tym samym wymaga mniejszej ilości zasobów.
EN
This paper presents concept of using multi-root (shared) binary decision diagrams (SBDD) to represent a set of boolean functions. These functions are decomposed to implement them in typical FPGA devices. Most of algorithms based on BDD operates on single function, so many common relations can not be extracted. In presented approach operating on many functions gains better utilization of programmable device's resources.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.