PL
|
EN
Szukaj
Przeglądaj
Pomoc
O bazie
test
Preferencje
Polski
English
Język
Widoczny
[Schowaj]
Abstrakt
10
20
50
100
Liczba wyników
Tom - szczegóły
Adres strony
Kopiuj
Tytuł artykułu
R. 54, nr 8
Czasopismo
Pomiary Automatyka Kontrola
Wydawca
Wydawnictwo PAK
Rocznik
2008
Identyfikatory
Zawartość wolumenu
R. 54, nr 8
artykuł:
Środowisko prototypowania systemów wbudowanych o architekturze NoC
(
Deniziak S.
,
Tomaszewski R.
), s. 456-459
artykuł:
Kosynteza systemów dynamicznie rekonfigurowalnych reprezentowanych przez warunkowe grafy zadań
(
Czarnecki R.
,
Deniziak S.
), s. 460-463
artykuł:
Zwiększenie lokalności programów równoległych wykonywanych w systemach osadzonych
(
Bielecki W.
,
Kraska K.
), s. 464-468
artykuł:
System dwuprocesorowy do sterowania licznikiem czasu w układzie SoC
(
Gołaszewski M.
,
Sondej T.
), s. 469-471
artykuł:
Kosynteza rozproszonych systemów wbudowanych metodą programowania genetycznego
(
Deniziak S.
,
Górski A.
), s. 472-474
artykuł:
Multi-core Audio Decoding System Based on Networks on Chip Architecture
(
Dziurzański P.
,
Mąka T.
), s. 475-476
artykuł:
Obfuskacja - narzędzie zabezpieczające prawa autorskie do projektów sprzętowych
(
Brzozowski M.
,
Yarmolik S. V.
), s. 477-479
artykuł:
Architektura transformacji i kwantyzacji w wysoko-przepustowym koderze H.264/AVC opartym na zaawansowanym wyborze trybu kodowania
(
Pastuszak G.
), s. 480-482
artykuł:
Samorekonfigurowalny system cyfrowy
(
Milik A.
,
Mocha J.
), s. 483-485
artykuł:
Zastosowanie grafu niezgodności i dopełnień w procesie kodowania automatów asynchronicznych
(
Kania D.
,
Kulisz J.
), s. 486-488
artykuł:
Dekompozycja funkcjonalna z wbudowanym kodowaniem wejść dla układów FPGA opartych o komórki LUT
(
Deniziak S.
,
Wiśniewski M.
), s. 489-492
artykuł:
Methods of designing of compositional microprogram control units with mutual memory
(
Wiśniewski R.
,
Barkalov A. A.
,
Janik A.
), s. 493-495
artykuł:
Wykorzystanie pseudo-MTBDD w dekompozycji zespołu funkcji
(
Opara A.
,
Kania D.
), s. 496-497
artykuł:
Badania algorytmów kodowania stanów wewnętrznych automatu skończonego zorientowanych na minimalizację poboru mocy
(
Salauyou V.
,
Grześ T.
), s. 499-501
artykuł:
Dekompozycja zespołu funkcji wykorzystująca elementy XOR
(
Kania D.
,
Grabiec W.
), s. 502-504
artykuł:
Realizacja dekodera adresów z zastosowaniem w pełni określonych funkcji boolowskich
(
Majchrzyk M.
,
Borowik G.
,
Darakchiev R.
), s. 505-507
artykuł:
Architektura dekodera wideo MPEG-2 dla wymagań HDTV
(
Majewski D.
), s. 508-510
artykuł:
Weryfikacja reguł bezpieczeństwa wspomagana mechanizmami pamięci podręcznej w sprzętowej implementacji systemu bezpieczeństwa typu firewall
(
Sułkowski G.
,
Twardy M.
,
Wiatr K.
), s. 511-513
artykuł:
Generator opisów VHDL bloków operacyjnych działających w arytmetyce ułamkowej
(
Maslennikow O.
,
Ratuszniak P.
,
Sergiyenko A.
), s. 514-516
artykuł:
Dekompozycja systemów dyskretnych poprzez zastosowanie hierarchicznej redukcji krawędzi hipergrafów
(
Wiśniewska M.
,
Adamski M.
), s. 517-519
artykuł:
Implementacja algorytmu szyfrującego AES-128 w układzie FPGA Spartan 3E z procesorami PicoBlaze
(
Dąbal P.
,
Pełka R.
), s. 520-522
artykuł:
Implementacja regulatora PID w strukturze FPGA
(
Ziębiński A.
,
Glinianowicz M.
,
Lachowski G.
), s. 523-525
artykuł:
Implementacja algorytmu korekcji niejednorodności odpowiedzi matrycy mikrobolometrycznej w układzie programowalnym
(
Orżanowski T.
,
Sosnowski T.
,
Kastek M.
), s. 526-528
artykuł:
Zastosowanie języka VHDL do badania złożonych sieci zestykowych
(
Kawalec P.
,
Kotliński D.
), s. 529-531
artykuł:
Implementacja procesu klasyfikacji danych z użyciem układów reprogramowalnych
(
Botowicz J.
), s. 532-535
artykuł:
Analiza możliwości sprzętowej kryptoanalizy szyfrów opartych na krzywych eliptycznych
(
Majkowski P.
,
Wojciechowski T.
,
Wojtyński M.
,
Kotulski Z.
,
Rawski M.
), s. 536-539
artykuł:
Realizacja szybkiego wyszukiwania wzorców w układach FPGA
(
Machaczek K.
,
Russek P.
,
Jamro E.
,
Wiatr K.
), s. 540-542
artykuł:
Przetwarzanie sygnału w kamerze termowizyjnej z zastosowaniem układu programowalnego
(
Sosnowski T.
,
Orżanowski T.
,
Kastek M.
), s. 543-545
artykuł:
Rozproszona architektura systemu pomiarowo - sterującego opartego na układach FPGA dla eksperymentu FLASH
(
Jałmużna W. W.
,
Antoniewicz A.
), s. 546-549
artykuł:
Realizacja w układach FPGA mnożenia Montgomery dla akceleracji operacji kryptograficznych
(
Janiszewski M.
,
Russek P.
,
Wiatr K.
), s. 550-552
artykuł:
Optimization of Moore FSM with refined state encoding
(
Barkalov A. A.
,
Titarenko L.
,
Chmielewski S.
), s. 553-555
artykuł:
Rekonfigurowalność systemów w kontekście statystyki nie-ekstensywnej
(
Grabowski F.
,
Strzałka D.
), s. 556-558
artykuł:
Utilizing Common Information in Disjoint Decomposition of Multioutput Boolean Functions
(
Morawiecki P.
,
Rawski M.
), s. 559-561
artykuł:
Metoda formowania struktury sprzętowej realizacji rozproszonego klucza steganograficznego na bazie FPGA
(
Korostil J.
,
Nozdrzykowski Ł.
), s. 562-564
artykuł:
Realizacja rejestru wyjściowego w układzie cyfrowym automatu z liniowym przekształceniem mikroinstrukcji
(
Bukowiec A.
,
Barkalov A. A.
), s. 565-568
artykuł:
Modelowanie i weryfikacja złożonych układów cyfrowych z wykorzystaniem środowiska MATLAB i Simulink
(
Milik A.
), s. 569-571
artykuł:
Struktura algorytmiczna jednostki procesorowej do realizacji operacji splotu liniowego
(
Tariov A.
,
Tariova G.
), s. 572-574
artykuł:
Automatyczne zrównoleglenie pętli, efektywność zrównoleglonego kodu
(
Paliwoda M.
), s. 575-578
artykuł:
Koncepcja smartcamery dedykowanej do inspekcji obiektów połyskliwych
(
Szaferski M.
,
Kmieciński P.
,
Olech B.
), s. 579-581
artykuł:
Uniwersalny modulator wektorowy syntezowalny do układu FPGA
(
Tarnowski S.
,
Piotrowski A.
), s. 582-584
artykuł:
Synteza mikroprogramowanych układów sterujących z identyfikacją wyjść oraz dekoderem funkcji
(
Wiśniewski R.
,
Barkalov A. A.
), s. 585-587
artykuł:
Elementary chains modification for control unit optimization
(
Barkalov A. A.
,
Titarenko L.
,
Bieganowski J.
), s. 588-590
artykuł:
Scalony konwerter czas-liczba z użyciem metody licznikowej i zegara wielofazowego
(
Szplet R.
,
Gołaszewski M.
), s. 591-593
artykuł:
Zastosowanie liniowych rejestrów pierścieniowych do testowania połączeń w układach FPGA
(
Hławiczka A.
,
Gucwa K.
,
Garbolino T.
), s. 594-597
artykuł:
Oparty o cyfrowe układy reprogramowalne i analogowe wzmacniacze mocy system kompensacji odkształceń wnęk nadprzewodzących w akceleratorach liniowych
(
Przygoda K.
,
Poźniak T.
), s. 598-601
artykuł:
Analiza probabilistyczno - czasowych przetworników informacji i ich implementacja w układach FPGA
(
Kawalec P.
), s. 602-604
artykuł:
Badania niezawodnościowe urządzeń sterowania ruchem w transporcie zaimplementowanych w układach programowalnych
(
Firląg K.
,
Kawalec P.
), s. 605-607
rozwiń roczniki
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.
Zawartość wolumenu
Zawartość wolumenu
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.