PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 17

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Duality of variable fractional order difference operators and its application in identification
Sierociuk D., Twardy M.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2014
|
Vol. 62, nr 4
809--815
EN
The paper presents a number of definitions of variable order difference and discusses duality among some of them. The duality is used to improve the performance of the least squares estimation when applied to variable order difference fractional systems. It turns out, that by appropriate exploitation of duality one can reduce the estimator variance when system identification is carried out.
2
Content available Realization of controlled NOT quantum gate via control of a two spin system
Twardy M., Olszewski D.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2013
|
Vol. 61, nr 2
379--390
EN
Physical realization of controlled NOT quantum gate is addressed as a control problem for the system of two interacting spins. The control is carried out by magnetic pulses acting on the spins. The shapes of the appropriate magnetic pulses are computed.
3
Content available remote Snapshot backup system in distributed computing environments - problems, solution, results
Magryś M., Pogoda M., Sułkowski G., Twardy M., Winiarczyk P.
Bio-Algorithms and Med-Systems
|
2011
|
Vol. 7, no. 4
11--14
EN
One of the fundamental problems in distributed computing environments is to ensure proper security of user data, which due to the nature of the system, are mostly stored in the dedicated distributed shared disk resources. These resources are available for computing machines (WN) via a special server - Storage Element (SE) with dedicated access protocols such as NFS or LUSTRE. Currently, the numbers of concurrent computing machines exceed a few thousand which, combined with shared disk resources, whose capacity often is counted in Peta Bytes (PB), prevents the efficient archiving (backing up) user data. This can cause the additional load on the SE, while maintaining efficiency in data access. The solution to user data in a distributed shared disk resources is to use the snapshot mechanism (snapshot) which is mostly available in a disk array. The authors present the results of using a dedicated backup system with snapshot mechanism on the disk array with the intermediate backup server and backup software HP DataProtector6.0 for protection of user data in PL-Grid environment.
4
Content available remote A Probabilistic Component for K-Means Algorithm and its Application to Sound Recognition
Olszewski D., Kołodziej M., Twardy M.
Przegląd Elektrotechniczny
|
2010
|
R. 86, nr 6
185-190
EN
In this paper, we present a novel approach to building of a probabilistic model of the data set, which is further used by the K-means clustering algorithm. Considering K-means with respect to the probabilistic model, requires incorporating of a probabilistic distance, which provides us with measure of similarity between two probability distributions, as the distance measure. We use various kinds of probabilistic distances in order to evaluate their effectiveness when applied to the algorithm with the proposed model of the analyzed data. Further, we report the results of experiments with the discussed clustering algorithm in the field of sound recognition and choose these probabilistic distances, which correspond to the highest clustering performance. As a reference technique, we used the traditional K-means algorithm with the most commonly employed Euclidean distance. Our experiments have shown that the presented method outperforms the traditional K-means algorithm, regardless of the statistical distance applied.
PL
W niniejszej pracy zaprezentowano nowy sposób budowy probabilistycznego modelu zbioru danych, analizowanych przez algorytm klasteryzacji K-średnich. Rozważanie metody K-średnich w odniesieniu do modelu probabilistycznego, narzuca wymaganie wykorzystania odległości probabilistycznej, będącej miarą podobieństwa pomiędzy dwoma rozkładami prawdopodobieństwa, jako miary odległości w algorytmie. W pracy wykorzystano różne typy odległości probabilistycznych, w celu oceny skuteczności ich zastosowania w algorytmie z proponowanym modelem analizowanych danych. Przedstawione zostały również wyniki badań omawianego algorytmu w dziedzinie rozpoznawania dźwięku. Jako punkt odniesienia wykorzystany został tradycyjny algorytm K-średnich z najczęściej stosowaną odległością Euklidesa. Wyniki przeprowadzonych badań pozwalają stwierdzić, iż zaprezentowana metoda umożliwia osiągnięcie lepszych rezultatów klasteryzacji niż klasyczny algorytm K-średnich, w przypadku każdej zastosowanej odległości statystycznej.
5
Content available Hysteresis Modeling Using a Preisach Operator
Bilski A., Twardy M.
International Journal of Electronics and Telecommunications
|
2010
|
Vol. 56, No. 4
473-478
EN
The aim of this paper is to present the analysis and modeling of the hysteresis phenomenon using a Preisach operator. The fundamentals of parameterized hysteresis modeling are introduced, by utilizing three probability density functions. Then, the Preisach operator and its characteristics are defined. Subsequently, results of simulations obtained by means of the aforementioned functions are presented and compared to the ones obtained by other authors.
6
Content available Szybka filtracja portów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewall
Twardy M., Sułkowski G., Wiatr K.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 8
615-617
PL
W niniejszym artykule autorzy przedstawiają wyniki prac badawczych związanych z budową sprzętowego klasyfikatora portów sieciowych. Opracowana koncepcja filtru portów opiera się na wykorzystaniu elementarnych pamięci RAM16X1D dostępnych w układach FPGA z rodziny Virtex firmy Xilinx. Uzyskana wydajność przetwarzania danych, przekraczająca 160 milionów pakietów na sekundę oraz pozytywnie rezultaty wstępnych testów praktycznych, stwarzają możliwości zastosowania rozwiązania we współczesnych sieciach teleinformatycznych o dużych przepustowościach.
EN
The paper presents the results of practical realization of the network ports classifier based on cascades of RAM16X1D memory available in Xilinx Virtex FPGA chips. The first section introduces a packet classification subject. The second one describes the packet classifier internal structure, characterizing in details each of the elements included in the classifier, according to the block diagram of Fig. 1. The network port filter architecture (shown in Fig. 2) assumed by the authors is discussed in the section 3. The section 4 contains details concerning the basic filtering element functionality and implementation method. The last section summarizes the results obtained. The new architecture of the ports classifier based on RAM16X1D storage elements adopted by the authors allows achieving the high speed data processing. The estimated maximum operating frequency for the ports filter is 160 MHz. It means that the module can analyze about 160 million packets per second. The research work is in line with the rapidly developing trend towards using reprogrammable logic for securing data transfer in information technology networks.
7
Content available Filtrowanie adresów sieciowych w sprzętowym systemie bezpieczeństwa typu Firewall
Twardy M., Sułkowski G., Wiatr K.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 7
479-481
PL
W niniejszym artykule zaprezentowano wyniki praktycznej realizacji sprzętowego klasyfikatora adresów sieciowych opartego o dedykowaną pamięć TCAM (ang. Ternary Content-Addressable Memory). Opracowana metoda implementacji pamięci TCAM charakteryzuje się dużą szybkością pracy oraz znacznie efektywniejszym wykorzystaniem zasobów układów FPGA w porównaniu do komercyjnych wersji oferowanych przez firmę Xilinx.
EN
The paper presents the results of practical realization of a network address and protocol type classifier based on Ternary Content-Addressable Memory (TCAM). The first section deals with a subject of packet classification. The second one describes the packet classifier internal structure, characterizing in details each of the elements included in the classifier, according to the block diagram of Fig. 1. The address filter architecture (shown in Fig. 2) assumed by the authors is discussed in the third section. The fourth section contains some details concerning the TCAM cells array functionality and implementation method. The last section summarizes the results obtained. The new TCAM architecture based on RAM16X1S storage elements adopted by the authors is much more effective than the commercial solution generated by the Xilinx COREGenerator software. The device resources requirements are over two times lower than the resources required by the COREGenerator version. This significant reduction causes improvements in overall timing characteristics. The estimated maximum operating frequency for the address and protocol type filter is 160 MHz. It means that the module can analyze about 160 million packets per second. The research work is in line with the rapidly developing trend towards using reprogrammable logic for securing data transfer in information technology networks.
8
Content available remote Implementation of the Hardware Packet Classification System
Sułkowski G., Twardy M., Wiatr K.
Journal of Applied Computer Science
|
2009
|
Vol. 17, nr 2
97-111
EN
This article presents the results of research related to the construction of a complete packet classifier, constituting the main element of a hardware-based firewall security system. The developed solution is based on two filter blocks operating in parallel: address filters and network ports filters. The proposed method of filtering network addresses using dedicated TCAM memory is characterized by fast operational speeds and a much more effective usage of FPGA chip resources as compared to commercial versions offered by Xilinx. Similarly, in order to verify network ports, especially taking into account rules that define port ranges, the authors proposes a novel concept based on cascades of elementary RAM16X1D memory available in Xilinx’s Virtex FPGA family circuits. The resulting data processing speed in excess of 160 million of packets per second, coupled with positive results of preliminary tests, make it possible to use the classification system in modern wide bandwidth telecommunications networks.
9
Wielościeżkowe równoległe przetwarzanie danych w sprzętowym systemie bezpieczeństwa klasy Firewall
Sułkowski G., Twardy M., Wiatr K.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2008
|
R. 81, nr 6
726-730
PL
Przedstawiono wyniki badań, związanych ze sprzętową implementacją Firewalla, koncentrując się przede wszystkim na architekturze wewnętrznej systemu. Maksymalizację wydajności oraz zwiększenie bezpieczeństwa przetwarzania danych osiągnięto dzięki wykorzystaniu możliwości techniki FPGA. Przyjęta koncepcja umożliwia wielościeżkowe równoległe analizowanie transmitowanych danych z zastosowaniem mechanizmów potokowości. Tworzenie bezpośrednich ścieżek komunikacyjnych pomiędzy dwoma interfejsami sieciowymi, analogiczne do technik mikrosegmentacji szeroko stosowanych w przełącznikach ethernetowych, zapewnia uzyskanie dużej przepływności transmisji. Z kolei potokowe przetwarzanie danych zwiększa efektywność całego systemu, minimalizując czas potrzebny do zweryfikowania transmitowanych danych względem zgodności z przyjętymi regułami bezpieczeństwa.
EN
In this article the authors presents current state of developing hardware implementation of the Firewall system focusing attention on the internal architecture. Performance maximization and high level of the data security was achieved by taking advantage of the FPGA technology. The applied solution allows to parallel multi-paths data analyzing using pipelining mechanism. Direct communication paths between two network interfaces resulting in good throughput performance. On the other hand pipelining data processing increasing efficiency of the Firewall system reducing security rules verification time.
10
Content available Weryfikacja reguł bezpieczeństwa wspomagana mechanizmami pamięci podręcznej w sprzętowej implementacji systemu bezpieczeństwa typu firewall
Sułkowski G., Twardy M., Wiatr K.
Pomiary Automatyka Kontrola
|
2008
|
R. 54, nr 8
511-513
PL
W niniejszym artykule autorzy dokonują przeglądu istniejących algorytmów klasyfikacji pakietów celem adaptacji najodpowiedniejszego spośród nich dla potrzeb budowanego systemu zabezpieczeń sieciowych klasy Firewall. Równocześnie prezentują koncepcje zwiększenia całkowitej wydajności proponowanego rozwiązania poprzez zastosowanie dodatkowych mechanizmów wykorzystujących m.in. pamięci podręczne, potokowość oraz zrównoleglenie przetwarzania danych.
EN
In this paper authors present their research into the actual state of the hardware implemented packet classification algorithms for the adaptation into their implementation of the hardware Firewall security system. The paper also describes the idea of enhancing the overall processing efficiency by using additional mechanisms like local cache memory, pipelining and parallel processing.
11
Content available Implementacja systemu bezpieczeństwa typu Firewall dla potrzebsieci Ethernet w oparciu o układy reprogramowalne FPGA
Sułkowski G., Twardy M., Wiatr K.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 5
114-116
PL
W artykule omówiono prace badawcze dotyczące budowy sprzętowego systemu bezpieczeństwa typu Firewall dla ochrony zasobów w sieci Ethernet. Implementacja takiego systemu w układach programowalnych FPGA z jednej strony uniemożliwi jakiekolwiek włamania do systemu bezpieczeństwa, z drugiej natomiast rekonfigurowalność układu FPGA pozwoli na łatwe modyfikacje tego systemu, w tym także modyfikacje zdalne. Opracowywany system bezpieczeństwa typu Firewall, implementowany w układzie programowalnym FPGA, wpisuje się w aktualny nurt badań światowych nad budową zasobów rozbudowanych elementów bibliotecznych typu IP Cores, przeznaczonych do projektowania rozbudowanych systemów obliczeniowych.
EN
In this document authors discuss current stage of their work focused on firewall security system implemented in FPGA technology and dedicated for Ethernet LAN. The FPGA technology ensures high security level and can protect from hackers attack. On the other hand, the FPGA technology allow in simple way to change the firewall configuration and settings via the remote reconfiguration mechanisms. Authors hope that designed security system will be widely used as an IPCore library element in large computing systems.
12
Content available Implementacja standardu sieci Ethernet IEEE 802.3 w układach FPGA na potrzeby systemu bezpieczeństwa typu Firewall
Sułkowski G., Twardy M., Wiatr K.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 7
30-32
PL
W artykule omówiono wyniki implementacji standardu sieci Ethernet IEEE 802.3 w układach reprogramowalnych FPGA. Autorzy prezentują przyjętą formułę dekompozycji kontrolera sieciowego dokonując równocześnie charakterystyki poszczególnych modułów opisanych za pomocą języka VHDL w odniesieniu do wymogów stawianych przez standard. Przeprowadzone prace stanowią pierwszy etap realizacji projektu ba-dawczego zmierzającego do opracowania w pełni sprzętowego systemu bezpieczeństwa typu Firewall. To nowatorskie podejście ma na celu stworzenie rozwiązania o wysokiej odporności na włamania oraz o dużej elastyczności wewnętrznej architektury, pozwalającej wykorzystać oferowane przez technologię FPGA możliwości rekonfiguracji zasobów sprzętowych.
EN
The article describes results of the Ethernet IEEE802.3 implementation in FPGA chip. Authors present applicated decomposition model of the Ethernet controller and characterize each of the sub-module created in VHDL language. Executed work is the first stage of the research project being intended to full hardware implementation of the firewall security system using FPGA technology. The goal of this innovatory approach is to prepare high security system with high inter-module flexibility with opportunities involved by FPGA recon-figuration functionality.
13
Content available remote On the alternative stability criteria for positive systems
Twardy M.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2007
|
Vol. 55, nr 4
379-383
EN
The paper discusses the stability problem for continuous time and discrete time positive systems. An alternative formulation of stability criteria for positive systems has been proposed. The results are based on a theorem of alternatives for linear matrix inequality (LMI) feasibility problem, which is a particular case of the duality theory for semidefinite programming problems.
14
Content available remote An LMI approach to checking stability of 2D positive systems
Twardy M.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2007
|
Vol. 55, nr 4
385-395
EN
Two-dimensional (2D) positive systems are 2D state-space models whose state, input and output variables take only nonnegative values. In the paper we explore how linear matrix inequalities (LMIs) can be used to address the stability problem for 2D positive systems. Necessary and sufficient conditions for the stability of positive systems have been provided. The results have been obtained for most popular models of 2D positive systems, that is: Roesser model, both Fornasini-Marchesini models (FF-MM and SF-MM) and for the general model.
15
Content available remote Algorithm for determining all finite paths in a 2D directed graph
Markowski K.A., Szlenk M., Twardy M.
Przegląd Elektrotechniczny
|
2006
|
R. 82, nr 1
50-52
EN
This paper addresses the problem of determining all finite paths in a 2D direct graph. This problem arises when one wants to compute reachability index for two-dimensional positive systems. To accomplish this task a simple algorithm has been proposed. The algorithm consists in decomposition of a 2D digraph into finite paths in which then appropriate arcs are counted. Finally, the proposed algorithm has been illustrated by a numerical example.
PL
Podano metodę wyznaczania dodatnich realizacji minimalnych dla dyskretnych układów jednowymiarowych. Sformułowano warunki wystarczające istnienia realizacji dodatnich oraz podano procedurę wyznaczania tych realizacji dla danej właściwej funkcji wymiernej. Rozważania zilustrowano przykładem numerycznym.
16
Content available Observer-based fault detection in dynamical systems - part I
Twardy M., Kaczorek T.
Pomiary Automatyka Kontrola
|
2004
|
R. 50, nr 7-8
5-11
EN
The paper is the first part of a survey of observer based fault detection and isolation (FDI) methods. Considerable part of the material is standard control theory, especially observers theory. It is presented for future reference. The paper briefly covers the basic ideas and concepts underlying much of the model-based FDI. A general introduction to FDI is given. General idea of model based FDI methods is presented. The issue of FDI robustness is mentioned and a short historical background of FDI is given. The basic concepts of observers, the observability and detectability of LTI systems, Luenberger observer and unknown input observer (UIO), are considered. Some selected results from the theory of UIOs and design procedure for UIO are presented. Finally, a short introduction to singular systems is given and observers for these systems are considered. Further results concerning observer-based FDI will be presented in the next paper.
PL
Artykuł jest pierwszą częścią przeglądowej pracy na temat użycia obserwatorów do wykrywania i izolacji uszkodzeń (ang. FDI). Część materiału stanowią znane wyniki z teorii sterowania, zwłaszcza z teorii obserwatorów, na które powołujemy sie w dalszej części pracy. Artykuł zwięźle prezentuje podstawowe idee i pojęcia opartych na modelu metod wykrywania i izolacji uszkodzeń. Zawiera ogólne wprowadzenie do FDI. Zaprezentowano ogólną ideę metod FDI opartych na modelu. Poruszono również kwestię odporności metod FDI jak również zamieszczono krótki rys historyczny rozwoju tych metod. Rozpatrzono podstawowe pojęcia dotyczące obserwatorów, obserwowalności i wykrywalności liniowych układów stacjonarnych, obserwator Luenbergera oraz obserwatory o nieznanym wejściu. Podano również zwięzłe wprowadzenie w tematykę układów syngularnych obserwatorów dla tych układów. Dalsze wyniki dotyczące opartych na modelu metod wykrywania i izolacji uszkodzeń będą zaprezentowane w części drugiej tej pracy.
17
Content available Observer-based fault detection in dynamical systems - part II
Twardy M., Kaczorek T.
Pomiary Automatyka Kontrola
|
2004
|
R. 50, nr 7-8
11-14
EN
The paper is the second part of a survey of observer-based fault detection and isolation (FDI) methods. Observer-based FDI schemes are presented, both for standard and singular systems. The applications of unknown input observer (UIO) as well perfect observers to FDI are shown. Basic ideas and concepts underlying much of the model-based FDI, as well as a general introduction to FDI have been given in the first part of this survey.
PL
Artykuł jest drugą częścią przeglądowej pracy nt. użycia obserwatorów do wykrywania uszkodzeń izolacji (FDI) w układach dynamicznych. Zaprezentowano schematy wykrywania i izolacji uszkodzeń przy użyciu obserwatorów zarówno dla układów standardowych jak i singularnych. Przedstawiono zastosowanie obserwatorów o nieznanym wejściu jak również obserwatorów doskonałych dla celów FDI. Podstawowe idee i pojęcia metod FDI opartych na modelu, jak również ogólne wprowadzenie w tematykę FDI zawiera pierwsza część pracy.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.