PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników
Powiadomienia systemowe
  • Sesja wygasła!
  • Sesja wygasła!
  • Sesja wygasła!

Znaleziono wyników: 18

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  odwzorowanie technologiczne
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Dekompozycja kolumnowa zespołu funkcji opisanego za pomocą MTBDD ukierunkowana na użycie elementu XOR
Białas M., Kania D.
Elektronika : konstrukcje, technologie, zastosowania
|
2015
|
Vol. 56, nr 10
89-94
PL
Elementem składowym układów CPLD są bloki logiczne typu PAL. W blokach tych występuje element XOR, który umożliwia efektywne wykorzystanie zasobów struktury programowalnej. W artykule przedstawiono oryginalną metodę dekompozycji zespołu funkcji opisanego za pomocą MTBDD ukierunkowaną na wykorzystanie elementu XOR. Istota dekompozycji polega na modyfikacji pierwotnej postaci diagramu MTBDD polegającej na wprowadzeniu atrybutów negacji w obszarze krawędzi znajdujących się na poziomie linii cięcia diagramu. Pozwala to na ograniczenie liczby węzłów odciętych, co prowadzi do zmniejszenia liczby wyjść bloku związanego.
EN
Most CPLD’s PAL type macrocells include XOR element which is able to use programming resources more efficiently. This paper shows the original decomposition of multi-output functions described by MTBDD oriented to XOR element. The idea of decomposition is based on the modification of the initial MTBDD and the supplementation of negation attribute within the area of edges leveled in the cutting area line. It enables to reduce the number of cut nodes and bound set outputs. The negation of suitable edges related to the negation attribute is realized in the proposed solution with the use of XOR element.
2
Dekompozycja wielokrotna z wykorzystaniem SMTBDD
Kubica M., Kania D.
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
Vol. 54, nr 11
83-87
PL
W artykule przedstawiono nową postać binarnych diagramów decyzyjnych zwaną SMTBDD (Shared Multi Terminal Binary Decision Diagrams). Proponowana postać diagramu jest wykorzystywana w procesie dekompozycji funkcji logicznych. Pozwala ona na wygodne wyszukiwanie dekompozycji wielokrotnej, niewymagające wielokrotnej zamiany kolejności zmiennych w diagramach powstających w wyniku cięć diagramu pierwotnego.
EN
Functional decomposition dedicated to FPGA is the main topic of the article. This paper focuses on the multiple decomposition because it is the most effective method as far as its dynamic property is concerned. The article relates to the problem of carrying out the multiple decomposition using the multi cutting method of BDD diagram. In order to make this problem analysis easier, it is offered to use a new type of a diagram called SMTBBD. In this paper, the properties of SMTBDD diagram are also thoroughly described. Diagrams such as MTBBDD and SBDD were presented as specific forms of SMTBDD diagram. The article represents original calculating techniques of the number of necessary bounded functions. In this case, the notion of a composition layer, which is calculated on the basis of a route table, was introduced. The paper also presents the problem of technology mapping by an appropriate choice of BDD diagram's cutting. At the end of the article, the example of a new technique carrying out the multiple decomposition, is presented.
3
Zastosowanie dekompozycji w projektowaniu układów cyfrowych
Borowik G., Łuba T., Ogorzałek R.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2012
|
nr 6
548-552
PL
Przedstawiono narzędzie wspomagające dekompozycję układów logicznych z użyciem oprogramowania uniwersyteckiego Demain i Spark. Narzędzie znacznie skraca czas potrzebny do przeprowadzenia pojedynczego badania przez wygenerowanie gotowego kodu źródłowego w języku opisu sprzętu. Wynikowy kod źródłowy umożliwia bezpośrednią syntezę układu cyfrowego za pomocą systemów komercyjnych.
EN
The paper examines the usefulness of the university tools by the decomposition of example logic functions and analyzes various strategies of the decomposition of truth tables using the notion of r-admissibility. Subsequently, statistically optimal management strategy for the Spark software have been established. Final results have been compared with the Altera Quartus II system.
4
Data acquisition system for sensor array
Gwiżdż P., Brudnik A., Zakrzewska K.
Elektronika : konstrukcje, technologie, zastosowania
|
2012
|
Vol. 53, nr 2
71-75
EN
This paper presents a data acquisition system for sensor array based on metal oxide resistive gas sensors. The constructed system consist of measuring modules linked to an efficient Cortex™ - M3 ARM core microcontroller and a CAN bus. Each module is divided into an analog measuńng part connected to a digital part containing microcontroller and other peripheries. In the experiment six gas sensors and an integrated humidity and temperature sensor were connected to seven modules forming a network based on CAN bus. Authors proposed this solution not only as a system for detection and monitoring purposes but also as a base to construct an electronic nose.
PL
W publikacji zaprezentowano układ akwizycji danych z matrycy czujników, w której zastosowano rezystancyjne czujniki gazu. Skonstruowany układ składa się z modułów pomiarowych na bazie mikrokontrolera z wydajnym rdzeniem ARM Cortex™ - M3 połączonych z magistralą CAN. Każdy z modułów jest podzielony na analogową część pomiarową połączoną z częścią cyfrową zawierającą mikrokontroler i inne układy peryferyjne. W eksperymentalnym układzie wykorzystano sześć czujników gazów oraz minimalizację wykonaną dla każdej funkcji oddzielnie oraz metod dekompozycyjnych przedstawionych w poprzednich pracach.
5
BDD z atrybutem negacji w syntezie ukierunkowanej na elementy XOR
Kania D., Opara A.
Elektronika : konstrukcje, technologie, zastosowania
|
2012
|
Vol. 53, nr 2
82-85
PL
Blok logiczny typu PAL z elementami XOR jest jądrem dostępnych na rynku układów CPLD. Celem artykułu jest przedstawienie nowej koncepcji dekompozycji ukierunkowanej na wykorzystanie elementu XOR. Proponowana metoda wykorzystuje binarne diagramy decyzyjne z atrybutem negacji przypisanym do krawędzi. Proponowana metoda jest alternatywą do klasycznej metody syntezy wykorzystującej dwupoziomową minimalizację wykonaną dla każdej funkcji oddzielnie oraz metod dekompozycyjnych przedstawionych w poprzednich pracach.
EN
A PAL-based logic block with XOR gate is the core of commercially available CPLDs. The aim of the paper is to present a novel concept of XOR-oriented decomposition. The proposed approach uses binary decision diagram with negative edges. This method is alternative to the classical method based on two-level minimization of separate single-output functions and decomposition-based approaches which were published previously.
6
Modyfikacja grafu wyjść poprawiająca efektywność wykorzystania iloczynów w strukturze programowalnej
Kubica M., Sułek W., Kania D.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 4
122-125
PL
W artykule zaprezentowano efektywną metodę odwzorowania technologicznego zespołu funkcji w strukturach CPLD. Proces odwzorowania jest oparty na oryginalnym opisie wykorzystującym graf wyjść. Zaproponowano metodę modyfikacji opisu zespołu funkcji sprowadzającą się do odpowiedniego przekształcania grafu wyjść. W artykule zawarto również wyniki eksperymentów potwierdzające skuteczność opracowanej metody.
EN
In this article, the effective technology mapping method of the multi-output Boolean functions for CPLD structures is presented. The technology mapping process is based on original description using graph of outputs. Besides, the method of modification of the multi-output Boolean function was proposed. This method aims at the proper transformation of a graph of outputs. In the article, the results of the experiments, which prove efficiency of the analyzed method, were also shown.
7
Metoda dekompozycji ukierunkowana na elementy XOR
Ławrocki Ł., Kania D.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 2
174-180
PL
Blok logiczny typu PAL z bramką XOR stanowi rdzeń produkowanych obecnie układów CPLD. Celem artykułu jest przedstawienie nowej koncepcji dekompozycji zorientowanej na wykorzystanie elementu XOR. Zaprezentowana metoda stanowi alternatywę dla klasycznej metody syntezy wykorzystującej dwupoziomową minimalizację poszczególnych funkcji. Wyniki eksperymentów dowodzą, że zaproponowane algorytmy prowadzą do znacznej redukcji powierzchni układu, w porównaniu z metodą klasyczną i komercyjnie dostępnym oprogramowaniem.
EN
A PAL-based logic block with XOR gate is the core of commercially available CPLDs. The aim of the paper is to present a novel concept of XOR-oriented decomposition. The proposed approach is an alternative to the classical method based on two-level minimization of separate single-output functions. Results of experiments prove that the proposed algorithm leads to significant reduction of chip area in relation to the classical method and vendor tool.
8
Content available remote Logic synthesis strategy for FPGAs with embedded memory blocks
Rawski M., Borowik G., Łuba T., Tomaszewski P., Falkowski B.
Przegląd Elektrotechniczny
|
2010
|
R. 86, nr 11a
94-101
PL
Wraz z rozwojem struktur programowalnych, które mają coraz bardziej heterogeniczną budowę, proces odwzorowania projektowanego systemu w tych strukturach staje się coraz bardziej złożony. Nowoczesne układy FPGA są wyposażone w zagrzebane bloki pamięciowe, które mogą być wykorzystane do zwiększenia efektywności projektowanego systemu. W artykule zaprezentowano metodę syntezy logicznej opartej na dekompozycji zrównoważonej, która wykorzystuje koncepcję r-przydatności w celu efektywnego wykorzystania możliwości oferowanych przez wbudowane bloki pamięciowe. Rezultaty zaprezentowane w artykule potwierdzają skuteczność zaproponowanej metody.
EN
With the evolution of programmable structures, that become more heterogeneous, the process of mapping a design into these structures becomes more and more complex. Modern FPGA chips are equipped with embedded memory blocks that can be used to increase the implementation quality of the design. The paper presents a logic synthesis method based on balanced decomposition that uses the concept of radmissibility to efficiently utilize possibilities provided by memory blocks embedded in modern FPGA architectures. Results presented in this paper prove the effectiveness of proposed approach.
9
Content available remote Decomposition-based logic synthesis for PAL-based CPLDs
Opara A., Kania D.
International Journal of Applied Mathematics and Computer Science
|
2010
|
Vol. 20, no 2
367-384
EN
The paper presents one concept of decomposition methods dedicated to PAL-based CPLDs. The proposed approach is an alternative to the classical one, which is based on two-level minimization of separate single-output functions. The key idea of the algorithm is to search for free blocks that could be implemented in PAL-based logic blocks containing a limited number of product terms. In order to better exploit the number of product terms, two-stage decomposition and BDD-based decomposition are to be used. In BDD-based decomposition methods, functions are represented by Reduced Ordered Binary Decision Diagrams (ROBDD)). The results of experiments prove that the proposed solution is more effective, in terms of the usage of programmable device resources, compared with the classical ones.
10
Wykorzystanie elementu XOR w syntezie logicznej przeznaczonej dla programowalnych struktur CPLD typu PAL
Grabiec W., Kania D.
Elektronika : konstrukcje, technologie, zastosowania
|
2009
|
Vol. 50, nr 6
82-86
PL
W artykule przedstawiono koncepcję syntezy logicznej dla matrycowych struktur CPLD. Istotą zaproponowanego rozwiązania opartego na tzw. dekompozycji kolumnowej, jest wykorzystanie elementu XOR występującego w blokach logicznych typu PAL większości oferowanych struktur CPLD. Główną ideą proponowanego modelu dekompozycji jest zagadnienie poszukiwania dopełnień wzorców kolumn matrycy podziałów opisującej funkcję logiczną. W procesie poszukiwania dopełnień wzorców wykorzystano oryginalną metodę kolorowania wierzchołków grafu niezgodności i dopełnień kolumn matrycy podziałów.
EN
This paper presents conception of logic synthesis for CPLDs. Proposed solution bases on column decomposition. The main idea of presented logic synthesis based on utilization XOR gates in CPLDs. In proposed conception of logic synthesis we seek of the complement column patterns in partition matrix. This is main idea for utilization XOR gates in PAL-based logic blocks.
11
Content available remote A novel non-disjunctive method for decomposition of CPLDs
Opara A., Kania D.
Electronics and Telecommunications Quarterly
|
2009
|
Vol. 55, No 1
95-111
EN
The paper discusses the concept of a novel decomposition method dedicated for PAL-based CPLDs. The proposed approach is an alternative to the classical one, which is based on two-level minimization of separate single-output functions. The key idea of the algorithm is to search for free blocks that could be implemented in PAL-based logic blocks containing a limited number of product terms. In order to exploit better the number of product terms, a non-disjunctive decomposition is to be used. In contrast to classical methods, the functions are represented by Reduced Ordered Binary Decision Diagrams (ROBDD). The results of the experiments prove that the proposed solution is more effective in terms of the usage of programmable device resources, compared to the classical ones.
12
Content available Synteza logiczna układu realizującego zespół funkcji przełączających z użyciem bramek XOR w strukturach CPLD
Kania D., Grabiec W.
Biuletyn Wojskowej Akademii Technicznej
|
2009
|
Vol. 58, nr 3
379-387
PL
W artykule przedstawiono koncepcję syntezy logicznej przeznaczonej dla matrycowych struktur CPLD. Rdzeniem układów CPLD jest blok logiczny typu PAL zawierający element XOR. Celem pracy jest zaprezentowanie metody syntezy, która umożliwia realizację zespołu funkcji za pomocą bloków logicznych typu PAL zawierających określoną liczbę iloczynów i bramkę logiczną XOR.
EN
This paper presents logic synthesis for CPLD's. The core of CPLD's is a PAL-based structure with XOR gates. The aim of the work is to present the synthesis method enabling implementation of the multi-output Boolean function by the means of the PAL-based logic blocks containing a definite number of terms and XOR gates.
13
Content available Dekompozycja zespołu funkcji wykorzystująca elementy XOR
Kania D., Grabiec W.
Pomiary Automatyka Kontrola
|
2008
|
R. 54, nr 8
502-504
PL
W artykule przedstawiono koncepcję syntezy logicznej dla matrycowych struktur CPLD. Rdzeniem układów CPLD jest blok logiczny typu PAL zawierający element XOR. Celem pracy jest zaprezentowanie metody syntezy, która umożliwia realizację zespołu funkcji za pomocą bloków logicznych typu PAL, zawierających określoną liczbę iloczynów i bramkę logiczną XOR.
EN
This paper presents logic synthesis for CPLD's. The core of CPLD's is a PAL-based structure with XOR gates. The aim of the work is to present the synthesis method, which enables implementation of the multi-output Boolean function by the means of the PAL-based logic blocks, containing a definite number of terms and XOR gates.
14
Kodowanie stanów samokorekcyjnych układów sekwencyjnych
Kania D., Czerwiński R.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 5
107-111
PL
Przedstawiono problem kodowania stanów automatów sekwencyjnych w odniesieniu do realizacji tych układów w strukturach programowalnych. Głównym celem jest przedstawienie nowej metody prowadzącej do uzyskiwania struktur samokorekcyjnych. Proponowana metoda jest przedstawiona za pomocą prostej modyfikacji kodowania metodą 1-hot. Wyniki eksperymentów dowodzą, że zaproponowana metoda kodowania prowadzi do istotnej redukcji powierzchni struktury w porównaniu do rozwiązań uzyskiwanych klasyczną metodą kodowania 1-hot.
EN
The paper presents the problem of state assignment for finite state machines (FSM) dedicated to programmable logic devices. The purpose of the paper is to present a new approach to state assignment which provides a self-correcting circuits. The method, based on simple modification of 1-hot method is presented. Results of experiments prove that the proposed state assignment leads to significant reduction of chip area in comparison with the classical 1-hot method.
15
Dekompozycyjne metody syntezy przeznaczone dla układów CPLD
Kania D., Milik A., Opara A.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 10
93-100
PL
W artykule przedstawiono dekompozycyjne metody syntezy opracowane dla struktur CPLD typu PAL. Prezentowane metody stanowią rozwinięcie klasycznej teorii dekompozycji Ashenhursta-Curtisa. Przedstawiono również zastosowanie binarnych diagramów decyzyjnych w procesie dekompozycji opracowanych dla układów CPLD typu PAL.
EN
This paper presents decomposition based logic synthesis methods for PAL-based CPLDs. Presented methods are based on classical Ashenhurst-Curtis decomposition theory. There is also presented application of Binary Decision Diagram in logic decomposition for PAL-based CPLDs.
16
Content available Synteza logiczna przeznaczona dla struktur CPLD z elementami XOR
Kania D., Grabiec W.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 7
54-56
PL
W artykule przedstawiono koncepcję syntezy logicznej dla matrycowych struktur CPLD. Zaproponowane rozwiązanie oparte jest na tzw. dekompozycji kolumnowej, natomiast jego ideą przewodnią jest wykorzystanie elementu XOR występującego w blokach logicznych typu PAL większości oferowanych struktur CPLD. Istotą zaproponowanego modelu dekompozycji jest problem poszukiwania dopełnień wzorców kolumn matrycy podziałów pozwalających wykorzystać elementy
EN
This paper presents conception of logical synthesis for CPLDs. Proposed solution bases on column decomposition. The main idea of presented logic synthesis is based on utilization of XOR gates in CPLDs. In proposed conception of logic synthesis we seek of the complement column patterns in partition matrix. This is main idea for utilization XOR gates in PAL-based logical blocks.
17
Synteza logiczna przeznaczona do układów CPLD
Kania D.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
Vol. 48, nr 2
21-25
PL
Przedstawiono strategie syntezy, opracowane dla struktur matrycowych typu PAL. Elementami tych strategii są przedstawione w poprzednich pracach oryginalne metody syntezy. W końcowej części pracy zestawiono złożone strategie syntezy przeznaczone dla różnych rodzin układów CPLD (z/bez wyjściowych buforów trójstanowych). Strategie syntezy opracowano pod kątem optymalizacji powierzchni lub szybkości.
EN
This paper presents synthesis strategies for PAL-based CPLDs. The original synthesis methods, presented in previous works, serve as the components of those strategies. The final part of the work presents the complex strategies of synthesis, aimed at the various CPLD families (with/without the three-state output buffers). Synthesis strategies are designed to optimize area or speed.
18
Content available Synteza logiczna dla struktur CPLD typu PAL wykorzystująca elementy XOR
Kania D., Grabiec W.
Biuletyn Wojskowej Akademii Technicznej
|
2007
|
Vol. 56, nr 3
229-241
PL
W artykule przedstawiono koncepcję syntezy logicznej dla matrycowych struktur CPLD. Zaproponowane rozwiązanie oparte jest na tzw. dekompozycji kolumnowej, natomiast jego główną ideą jest wykorzystanie elementu XOR znajdującego się w blokach logicznych typu PAL większości oferowanych struktur CPLD. Istotą zaproponowanego modelu dekompozycji jest zagadnienie poszukiwania dopełnień wzorców kolumn matrycy podziałów pozwalających wykorzystać elementy XOR. W procesie poszukiwania dopełnień wzorców wykorzystano oryginalną metodę kolorowania wierzchołków grafu niezgodności i dopełnień kolumn.
EN
This paper presents a conception of logical synthesis for CPLDs. Proposed solution bases on bases on column decomposition. The main idea of the presented logic synthesis is bases on utilization of XOR gates in CPLDs. In the proposed conception of logic synthesis we seek the complement column patterns in a partition matrix. This is a main idea for utilization of PAL-based logical blocks.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.