PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 9

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  high-k dielectrics
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Analiza płytkich stanów pułapkowych w strukturach MOS Al/ZrO2/SiO2/4H-SiC metodą TSC
Król K., Sochacki M., Waśkiewicz M., Szmidt J.
Elektronika : konstrukcje, technologie, zastosowania
|
2015
|
Vol. 56, nr 11
56-58
PL
W artykule przedstawiono wyniki analizy właściwości warstw dielektrycznych ZrO2/SiO2 stosowanych jako dielektryki bramkowe w tranzystorach MOSFET SiC. Do analizy wykorzystano pomiar prądów stymulowanych termicznie (TSC, ang. Thermally-Stimulated Current). Szczególny nacisk położono na badanie płytko położonych w przerwie energetycznej SiC stanów pułapkowych, ponieważ mają one decydujące znaczenie dla parametrów elektrycznych przyrządów typu MOSFET wykonanych na węgliku krzemu.
EN
In this article we present the results of 4H-SiC/SiO2/ZrO2 MOS gate dielectric stack measurements obtained using thermally stimulated current spectroscopy (TSC). This method was chosen because the main problem in modern SIC MOSFET technology are still traps localized close to conduction band edge. Therefore this article focuses on shallow trap states.
2
Content available remote Konstrukcja i modelowanie tranzystorów wertykalnych DIMOSFET w węgliku krzemu
Taube A., Sochacki M., Szmidt J.
Spektrum
|
2012
|
nr 9-10
I-V
PL
W artykule przedstawiono wyniki modelowania wertykalnego tranzystora DIMOSFET w węgliku krzemu. Przedstawiono wyniki wpływu kształtu profilu oraz energii i dozy implantacji wyspy typu p na parametry pracy tranzystora Szczególną uwagę poświęcono zapewnieniu wysokiej wartości napięcia przebicia przy jednoczesnym zachowaniu niskiej wartości napięcia progowego. W pracy przedstawiono również wpływ zastosowania dielektryków o wysokiej względnej przenikalności elektrycznej na charakterystyki elektryczne tranzystora. Wykonane symulacje pokazały, że możliwe jest uzyskanie rezystancji w stanie włączenia Ron poniżej 2 m(omega)cm-2 (przy zakładanej ruchliwości elektronów w kanale že=70 cm2/Vs) przy napięciu przebicia na poziomie 1,3 kV.
EN
Numerical device simulations on a 4H-SiC Vertical MOSFET are presented. The simulations mainly focus on the influence of design parameters on reverse blocking voltage, threshold voltage, forward characteristics and on state resistance. Influence of usage of high-k dielectrics is also discussed Optimised structure have high blocking voltage of 1 3kV and very low specific on resistance of 1.59 m(omega)cm-2.
3
Procesy trawienia suchego ICP w plazmie BCI₃ cienkich warstw HfO₂ wytworzonych techniką reaktywnego rozpylania katodowego
Kruszka R., Gołaszewska K., Taube A., Pasternak I., Korwin-Mikke K., Wzorek M., Kamińska E., Piotrowska A.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 9
91-94
PL
W pracy przedstawiono wyniki trawienia plazmowego ICP warstw HfO₂ wytwarzanych metodą reaktywnego rozpylania katodowego. Na podstawie badań porównawczych procesów trawienia wybrano plazmę BCI₃: F(sub)BCI3 = 30 sccm, P(sub)ICP/P(sub)RIE = 1000 W/100W, p = 10 mTorr, T = 20°C. Określono szybkość trawienia tlenku hafnu wynoszącą v∼80 nm/min, oraz seleklywność trawienia w stosunku do Si i SiC oraz selektywność trawienia HfO₂ do materiału maski tlenkowej (SiO₂) i emulsyjnej.
EN
In this paper we present the results of the ICP etching of the HfO₂ layers deposited by the reactive sputtering After the comparative tests of the process parameters, BCI₃ plasma (f(sub)BCI3 = 30sccm, P(sub)ICP/P(sub)RIE = 1000W/100W, p = 10 mTorr, T = 20 °C) has been chosen. Etching rate of ∼80nm/min has been determined. Etching selectivity HfO₂:Si and HfO₂: SiC as well as selectmty to oxide (SIO₂) and emulsion masks have been measured. No changes in the roughness of HfO₂ layers have been observed.
4
Konstrukcja i modelowanie tranzystorów wertykalnych DIMOSFET w węgliku krzemu
Taube A., Sochacki M., Szmidt J.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 9
45-49
PL
W artykule przedstawiono wyniki modelowania wertykalnego tranzystora DIMOSFET w węgliku krzemu. Przedstawiono wyniki wpływu kształtu profilu oraz energii i dozy implantacji wyspy typu p na parametry pracy tranzystora Szczególną uwagę poświęcono zapewnieniu wysokiej wartości napięcia przebicia przy jednoczesnym zachowaniu niskiej wartości napięcia progowego. W pracy przedstawiono również wpływ zastosowania dielektryków o wysokiej względnej przenikalności elektrycznej na charakterystyki elektryczne tranzystora. Wykonane symulacje pokazały, że możliwe jest uzyskanie rezystancji w stanie włączenia Ron poniżej 2 mΩcm⁻² (przy zakładanej ruchliwości elektronów w kanale µe=70 cm²/Vs) przy napięciu przebicia na poziomie 1,3 kV.
EN
Numerical device simulations on a 4H-SiC Vertical MOSFET are presented. The simulations mainly focus on the influence of design parameters on reverse blocking voltage, threshold voltage, forward characteristics and on state resistance. Influence of usage of high-k dielectrics is also discussed Optimised structure have high blocking voltage of 1 3kV and very low specific on resistance of 1.59 mΩcm⁻².
5
Content available Review and perspective of high-k dielectrics on silicon
Hall S., Buiu O., Mitrovic I. Z., Lu Y., Davey W. M.
Journal of Telecommunications and Information Technology
|
2007
|
nr 2
33-43
EN
The paper reviews recent work in the area of high-k dielectrics for application as the gate oxide in advanced MOSFETs. Following a review of relevant dielectric physics, we discuss challenges and issues relating to characterization of the dielectrics, which are compounded by electron trapping phenomena in the microsecond regime. Nearly all practical methods of preparation result in a thin interfacial layer generally of the form SiOx or a mixed oxide between Si and the high-k so that the extraction of the dielectric constant is complicated and values must be qualified by error analysis. The discussion is initially focussed on HfO2 but recognizing the propensity for crystallization of that material at modest temperatures, we discuss and review also, hafnia silicates and aluminates which have the potential for integration into a full CMOS process. The paper is concluded with a perspective on material contenders for the "end of road map" at the 22 nm node.
6
Content available Challenges for 10 nm MOSFET process integration
Östling M., Malm B. G., Haartman M., Hallstedt J., Zhang Z., Hellström P. E., Zhang S.
Journal of Telecommunications and Information Technology
|
2007
|
nr 2
25-32
EN
An overview of critical integration issues for future generation MOSFETs towards 10 nm gate length is presented. Novel materials and innovative structures are discussed. The need for high-k gate dielectrics and a metal gate electrode is discussed. Different techniques for strain-enhanced mobility are discussed. As an example, ultra thin body SOI devices with high mobility SiGe channels are demonstrated.
7
Content available Gate dielectrics: process integration issues and electrical properties
Schwalke U.
Journal of Telecommunications and Information Technology
|
2005
|
nr 1
7-10
EN
In this work we report on the process integration of crystalline praseodymium oxide (Pr2O3) high-k gate dielectric. Key process steps that are compatible with the high-k material have been developed and were applied for realisation of MOS structures. For the first time Pr2O3 has been integrated successfully in a conventional MOS process with n+ poly-silicon gate electrode. The electrical properties of Pr2O3 MOS capacitors are presented and discussed.
8
Stress degradation of Ta2O5 films on silicon
Novkovski N., Atanassova E.
Prace Naukowe Instytutu Podstaw Elektrotechniki i Elektrotechnologii Politechniki Wrocławskiej. Konferencje
|
2004
|
Vol. 40, nr 15
16-19
EN
Degradation of interface and film properties during constant voltage and constant current stress of Ta2O5 films grown on silicon was studied. It was shown that the degradation consists of positive and negative charge trapping and thinning of the extremely thin silicon dioxide created between the Ta2O5 and the silicon substrate.
9
Content available Comparison of gate leakage current components in metal-insulator-semiconductor structures with high-k gate dielectris
Janik T., Jakubowski A., Majkusiak B., Korwin-Pawłowski M.
Journal of Telecommunications and Information Technology
|
2001
|
nr 1
65-69
EN
Numerical simulations of the gate leakage current in metal-insulator-semiconductor (MIS) structures based on the transfer matrix approach were carried out. They show contribution of different components of this current in MIS structures with best known high-k dielectrics such as Ta2O5 and TiO2. The comparison of the gate leakage current in MIS structures with SiO2 layer as well Ta2O5 and TiO2 layers is presented as well. Additionally, the minimum Si electron affinity to a gate dielectric which allows to preserve given level of the gate leakage current is proposed.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.