Wyniki wyszukiwania - BazTech

1

ADC Emulation on FPGA

Tabassum Huma, Prathik BV Krishna, Hiremath Sujatha S.

International Journal of Electronics and Telecommunications

|

2023

|

Vol. 69, No. 3

425--430

EN

Analog-to-Digital Converters (ADCs) are devices that transform analog signals into digital signals and are used in various applications such as audio recording, data acquisition, and measurement systems [1]. Prior to the development of actual chip, there is a need for prototyping, testing and verifying the performance of ADCs in different scenarios. Analog macros cannot be tested on an FPGA. In order to ensure the macros function properly, the emulation of the ADC is done first. This is a digital module and can be designed in System Verilog. This paper demonstrates the design of the module on FPGA for Analog to Digital Converter (ADC) emulation. The emulation is done specific to the ADC macro which has programmable resolutions of 12/10/8/6 bit.

2

Analiza symulacyjna dyskretnego modelu układu SOGI-FLL wraz z uwzględnieniem behawioralnych modeli układów peryferyjnych mikrokontrolera

Zapart Mateusz, Worek Cezary

Przegląd Elektrotechniczny

|

2022

|

R. 98, nr 10

261--266

PL

Artykuł przedstawia analizę modelu SOGI-FLL (Second Order General Integrator – Frequency Locked Loop) pod kątem odtwarzania częstotliwości napięcia sieci dla zastosowań w falownikach wyspowych sterowanych cyfrowo. W celu analizy układu SOGI-FLL zrealizowano jego model, odtwarzający funkcjonalność odpowiadającą programowej realizacji z użyciem mikrokontrolera. Wykonano porównanie realizacji obliczeń stałoprzecinkowych i zmiennoprzecinkowych pod kątem dokładności ustalania częstotliwości oraz odpowiedzi impulsowej.

EN

The presented article shows an analysis of the SOGI-FLL (Second Order General Integrator – Frequency Locked Loop) model for frequency recovery in digitally controlled off-grid inverters. The model of SOGI-FLL is created which reproduces the software functionality of the microcontroller realization. A comparison was made for fixed and floating-point arithmetic to determine the precision of frequency tracking and its dynamics, by observing step response.

3

Metody obrazowania udaru niedokrwiennego mózgu w fazie ostrej

Kidoń Joanna, Lasek-Bal Anetta

Inżynier i Fizyk Medyczny

|

2022

|

Vol. 11, nr 5

407--412

PL

Udar mózgu stanowi jedną z wiodących przyczyn niepełnosprawności oraz śmierci na świecie. Pomimo spadku śmiertelności z powodu udaru mózgu, globalne obciążenie udarem wzrasta. Udar niedokrwienny charakteryzuje niejednorodny patomechanizm, począwszy od obrzęku cytotoksycznego (minuty od wystąpienia incydentu mózgowo-naczyniowego), obrzęku naczyniopochodnego (od 6 godzin), po procesy naprawcze (neuroangiogeneza, neurogeneza) w fazie podostrej i przewlekłej. Do podstawowych technik obrazowania udaru niedokrwiennego mózgu zaliczyć należy przede wszystkim tomografię komputerową (celem wyeliminowania ewentualnego krwawienia, innych przyczyn pogorszonego stanu neurologicznego), rezonans magnetyczny (techniki: dyfuzyjne, saturujące sygnał płynu mózgowo-rdzeniowego, podstawowe, podatności magnetycznej), angiografię (CT, MRI, DSA) oraz ultrasonografię. Techniki dyfuzyjne oraz perfuzyjne (CT, MRI, SPECT, PET) służą do oceny rozległości strefy półcienia. Techniki dyfuzyjne mają szczególne znaczenie w ocenie czasu wystąpienia incydentu mózgowo- naczyniowego. Uważa się, że DWI poprawia wykrywalność udarów niedokrwiennych mózgu aż do 95% w porównaniu ze standardowymi technikami obrazowania. Korelacja map ADC i obrazów DWI pozwala zidentyfikować obszary niedokrwienia. W obrazach DWI sygnał jest hiperintensywny w ciągu kilku minut od incydentu zawałowego, natomiast ADC wykazuje obniżone wartości w czasie od pierwszego do czwartego dnia, w piątej do dziesiątej dobie ma miejsce ich wzrost, po czym następuje wyrównanie względem tkanki zdrowej.

EN

Stroke is one of the leading causes of disability and death in the world. Despite the decline in stroke mortality, the global burden of stroke is increasing. Ischemic stroke is characterized by a heterogeneous pathomechanism, ranging from cytotoxic edema (minutes from the occurrence of a cerebrovascular accident), vasogenic edema (from 6 hours), to repair processes (neuroangiogenesis, neurogenesis) in the subacute and chronic phases. The basic techniques of ischemic stroke imaging include, first of all, computed tomography (to eliminate possible bleeding, other causes of deteriorated neurological condition), magnetic resonance (techniques: diffusion, saturating the cerebrospinal fluid signal, basic, magnetic susceptibility), angiography (CT, MRI, DSA) and ultrasound. Diffusion and perfusion techniques (CT, MRI, SPECT, PET) are used to assess the extent of the penumbra. Diffusion techniques are of particular importance in assessing the timing of a cerebrovascular accident. DWI is believed to improve the detection of ischemic strokes by up to 95% compared to standard imaging techniques. Correlation of ADC maps and DWI images identifies ischemic areas. In DWI images the signal is hyperintense within a few minutes of the infarction incident, while the ADC shows decreased values from the first to the fourth day, on the fifth to the tenth day their increase takes place, followed by compensation for healthy tissue.

4

Sampler: Open-Source Data Acquisition Module for Quantum Physics

Kasprowicz Grzegorz, Harty Thomas, Bourdeauducq Sébastien, Jördens Robert, Allcock David, Slichter Daniel, Nadlinger David, Britton Joseph W., Sotirova Ana

International Journal of Electronics and Telecommunications

|

2022

|

Vol. 68. No. 4

761--766

EN

The Sinara hardware platform is a modular, opensource measurement and control system dedicated to quantum applications that require hard real-time performance. The hardware is controlled and managed by the ARTIQ, open-source software that provides nanosecond timing resolution and submicrosecond latency. The Sampler is a general-purpose precision ADC sampling unit with programmable gain and configurable interface. It is used in numerous applications like laser frequency and intensity servo. This paper presents the Sampler module construction and obtained characteristics.

5

New method of on-line successive-approximation ADC calibration

Zakharchenko Serhii M., Korobeinikova Tetiana, Tungatarova Aigul, Yeraliyeva Bakhyt

Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska

|

2022

|

T. 12, nr 2

34--37

EN

A new method of successive approximation ADC calibration without interruption of the main conversion process is proposed. The method is based on the use of information redundancy in the form of redundant positional number systems. The method is based on the selection and analysis of unused combinations in the redundant ADC conversion characteristic.

PL

Zaproponowano nową metodę kalibracji przetwornika AC z aproksymacją sukcesywną bez przerywania głównego procesu konwersji. Metoda opiera się na wykorzystaniu redundancji informacji w postaci redundantnych systemów liczb pozycyjnych. Metoda opiera się na selekcji i analizie niewykorzystanych kombinacji w charakterystyce redundantnej konwersji AC.

6

A 1.67 pJ/Conversion-step 8-bit SAR-Flash ADC Architecture in 90-nm CMOS Technology

Khatak Anil, Kumar Manoj, Dhull Sanjeev

International Journal of Electronics and Telecommunications

|

2021

|

Vol. 67, No. 3

347--354

EN

A novice advanced architecture of 8-bit analog to digital converter is introduced and analyzed in this paper. The structure of proposed ADC is based on the sub-ranging ADC architecture in which a 4-bit resolution flash-ADC is utilized. The proposed ADC architecture is designed by employing a comparator which is equipped with common mode current feedback and gain boosting technique (CMFD-GB) and a residue amplifier. The proposed 8 bits ADC structure can achieve the speed of 140 mega-samples per second. The proposed ADC architecture is designed at a resolution of 8 bits at 10 MHz sampling frequency. DNL and INL values of the proposed design are -0.94/1.22 and -1.19/1.19 respectively. The ADC design dissipates a power of 1.24 mW with the conversion speed of 0.98 ns. The magnitude of SFDR and SNR from the simulations at Nyquist input is 39.77 and 35.62 decibel respectively. Simulations are performed on a SPICE based tool in 90 nm CMOS technology. The comparison shows better performance for this proposed ADC design in comparison to other ADC architectures regarding speed, resolution and power consumption.

7

Review of peak signal detection methods in nanosecond pulses monitoring

Achtenberg Krzysztof, Mikołajczyk Janusz, Szabra Dariusz, Prokopiuk Artur, Bielecki Zbigniew

Metrology and Measurement Systems

|

2020

|

Vol. 27, nr 2

203--218

EN

The paper is a review of analog and digital electronics dedicated to monitor nanosecond pulses. Choosing the optimal peak detector construction depends on many factors for example precision, complexity, or costs. The work shows some virtues and limitations of selected peak detection methods, for example standard peak detector with rectifier, sample and hold circuit with triggering units and ADC fast acquisition. However, the main attention is paid to problems of results from effective triggering signal for sample and hold operation. The obtained results allow for designing a peak detector construction as an alternative for costly and very complex fast acquisition systems based on ADC and FPGA technologies.

8

Etykieta logistyczna GS1 nie zawsze doskonała

Frąckowiak Piotr

Przemysł Spożywczy

|

2019

|

T. 73, nr 9

54--57

PL

Stosowanie standardów GS1, w tym szczególnie etykiet logistycznych, w wymianie towarowej pomiędzy partnerami handlowymi staje się kwestią niepodlegającą dyskusji. Dlatego szczególnego znaczenia nabiera dbałość o jakość etykiet paletowych, zarówno w aspekcie zawartości danych, jak i technicznym. Niestety, obserwuje się zbyt częste odstępstwa od powszechnie uznanych standardów. Wiele błędów wynika z niefrasobliwości i nieuwagi pracowników, natomiast inne biorą się wprost z nieznajomości standardów i rozwiązań GS1. Wydawałoby się, że standardy te są doskonale znane i należycie opisane, jednak praktyka pokazuje, że w zbyt wielu przypadkach tak nie jest. Dlatego wskazanie błędów ma służyć uzupełnieniu wiedzy, a także zachęcać do praktycznego zweryfikowania stosowanych w przedsiębiorstwach rozwiązań technicznych i prowadzonych procesów. Tylko poprawna technicznie i zgodna w każdym punkcie ze standardami GS1 etykieta logistyczna może stanowić element usprawniający przepływy fizyczne i informacyjne.

EN

The application of GS1 standards, particularly logistic labels, in the exchange of goods between trading partners, becomes an indisputable issue. That is why it is particularly important to ensure the quality of pallet labels, both in terms of data content and technical aspect. Unfortunately, non-compliance with widely accepted standards is too frequent A significant number of the errors observed are due to the irresponsibility and inattention of employees, while others are as direct result from ignorance of GS1 standards and solutions. It seems that these standards are well known and properly described, but practice shows that it is not enough in too many cases. Therefore, the indication of errors is intended to supplement knowledge, and also encourage for practical verification of technical solutions and processes implemented in enterprises. Only the correct technical and consistent with GS1 standards in every element logistic label can be an element improving physical and information flows.

9

A Systematic Approach to Determining the Duty Cycle for Regenerative Comparator Used in WSN

Marathe Dipak S., Khot Uday P.

International Journal of Electronics and Telecommunications

|

2019

|

Vol. 65, No. 2

329--333

EN

A low power regenerative comparator is very useful in Successive Approximation Register (SAR) type Analog to Digital Converter (ADC) for a Wireless Sensor Node (WSN). A regenerative type comparator generates output pulses by comparing input with a reference input. This paper deals with control of a power with an adjustable duty cycle. The regenerative comparator with an adjustable duty cycle and a positive feedback of a latch will help in improving accuracy, speed and also in achieving the less power consumption. The optimum value of a duty cycle is determined with metastability timing constraints. The proposed low power regenerative comparator circuit is designed and simulated by using TSMC 180 nm CMOS technology. The comparator consumes power as low as 298.54 nW with a regenerative time 264 ps at 1 V power supply.

10

Improving management in favour of defence and security on the basis of e-economy tools

Kosmacz-Chodorowska A.

Zeszyty Naukowe. Organizacja i Zarządzanie / Politechnika Śląska

|

2018

|

z. 128

231--241

EN

Effective management, particularly the one favouring broadly-understood security and defence, requires the integration of economic processes, including the processes referring to logistics, and the occurrence of a positive synergy effect. Access to an increasing amount of data, as well as the possibility to process them and share them with partners, is becoming a crucial matter in terms of integrating and improving management at every company and organisation. Economic practice refers to two basic tools of e-economy for that purpose: automatic data capture (ADC) and electronic data interchange (EDI), which are compliant with the global system of standards, GS1.

PL

Efektywne zarządzanie, szczególnie na rzecz szeroko rozumianego bezpieczeństwa i obronności, wymaga integracji procesów gospodarczych, w tym logistycznych i uzyskania dodatniego efektu synergii. Kluczową sprawą dla integracji i doskonalenia zarządzania każdą firmą i organizacją staje się dostęp do coraz większej liczby danych, możliwość ich przetwarzania oraz współdzielenia ich z partnerami. W praktyce gospodarczej w tym celu stosuje się dwa podstawowe narzędzia e-gospodarki: automatyczną identyfikację (ADC) oraz Elektroniczną Wymianę Danych (EDI), według globalnego systemu standardów GS1.

11

Producenci napojów optymalizują i standaryzują logistykę

Frąckowiak P.

Przemysł Spożywczy

|

2018

|

T. 72, nr 7

18--21

PL

Zarządzanie łańcuchem dostaw w branży napojów jest zagadnieniem złożonym, ważna jest bowiem pełna kontrola nad procesami logistycznymi poprzez usprawnianie identyfikacji, dystrybucji czy terminowości dostaw. Jednym z rozwiązań, pozwalającym na zoptymalizowanie procesów logistycznych w łańcuchu dostaw, jest etykieta logistyczna GS1, za pośrednictwem której producenci, hurtownicy, dystrybutorzy, detaliści, przewoźnicy czy operatorzy logistyczni mogą przekazywać informacje w ustandaryzowany, a przez to jednoznacznie w skali świata, zrozumiały sposób. Przedsiębiorstwa z branży napojowej, widząc wzrost rynku, poszukują rozwiązań technicznych i organizacyjnych pozwalających na usprawnienia wewnątrz swoich magazynów i w relacjach z kontrahentami. Standaryzacja zgodna z GS1 jest tu niezwykle pomocna, a w wielu przypadkach wręcz niezbędna. Wynika to także z przeprowadzonych badań. Wiele przedsiębiorstw, zwłaszcza tych o ugruntowanej pozycji rynkowej, jest świadomych korzyści płynących ze stosowania standardów GS1 i wprowadza technologie informatyczne w obszarze magazynowania, przez co optymalizuje swoje procesy.

EN

Supply chain management in the beverageindustry is a complex issue; it is important to have full control over logistics processes by improving of identification, distribution and on-time deliveries. One of the solutions improving logistic processes in the supply chain is the GS1 logistic label, through which manufacturers, wholesalers, distributors, retailers, carriers and logistic service providers can transfer information in a standardized and worldwide understandable way. Beverage companies, as facing the growth of the market, are looking for technical and organizational solutions that allow introducing the improvements within internal warehouses and in relations with contractors. Standardization in line with GS1 is extremely helpful here, and even indispensable in many cases. It is also results from the research. Many companies, especially those with a stable market position, are aware of the benefits of using GS1 standards and they implement IT technologies in the field of storage, to optimize their processes.

12

Efektywność systemów identyfikowalności. Na co zwracać uwagę?

Sokołowski G.

Przemysł Spożywczy

|

2018

|

T. 72, nr 7

14--16

PL

Identyfikowalność służy do lokalizowania wadliwej lub niebezpiecznej żywności, kosmetyków, farmaceutyków lub innych niebezpiecznych dla konsumentów produktów znajdujących się w obrocie. Zapewnienie bezpieczeństwa dostarczanych na rynek produktów wiąże się z rejestrowaniem i gromadzeniem danych na ich temat na każdym etapie łańcucha dostaw, a więc na poziomie każdego z przedsiębiorstw biorących udział w tym łańcuchu. W artykule opisano, co wpływa na efektywność systemów obsługujących proces identyfikowalności w przedsiębiorstwie, a także w jaki sposób firmy mogą zwiększyć efektywność tychże systemów.

EN

Traceability is used to locate defective or dangerous food, cosmetics, pharmaceuticals or other products that are harmful to consumers on the market. Ensuring the safety of products delivered to the market related to gather and collect the data about them at every stage of the supply chain, in the other words, each company that participating in this supply chain. The article describes what affects the efficiency of the systems that support the traceability process in a company, and how the companies can increase the efficiency of these systems.

13

ADC z w pełni różnicowym integratorem w trybie prądowym

Handkiewicz A., Naumowicz M., Kropidłowski M., Szczęsny Sz.

Przegląd Elektrotechniczny

|

2018

|

R. 94, nr 9

22--25

PL

Przedmiotem pracy są przetworniki ADC w trybie prądowym dla standardowych, cyfrowych technologii CMOS w nanoskali. Wykazano, że taki przetwornik z integratorem prądowym o strukturze różnicowej daje kilkubitową dokładność konieczną dla przetwarzania potokowego. W pracy zaprezentowano realizację w pełni różnicową pozwalającą na zwiększenie rozdzielczości przetwornika o dodatkowy bit.

EN

The subject of the work are ADC converters in current mode for standard digital CMOS technology at the nanoscale. It was shown that such a converter with a current integrator with a differential structure gives several-bit accuracy necessary for pipelined processing. The paper presents a fully differential implementation that allows to increase the resolution of the converter by an additional bit.

14

A random signal generation method for microcontrollers with DACs

Czaja Z., Kowalewski M.

Metrology and Measurement Systems

|

2018

|

Vol. 25, nr 4

675--687

EN

A new method of noise generation based on software implementation of a 7-bit LFSR based on a common polynomial PRBS7 using microcontrollers equipped with internal ADCs and DACs and a microcontroller noise generator structure are proposed in the paper. Two software applications implementing the method: written in ANSI C and based on the LUT technique and written in AVR Assembler are also proposed. In the method the ADC results are used to reseed the LFSR after its each full work cycle, what improves randomness of generated data, which results in a greater similarity of the generated random signal to white noise, what was confirmed by the results of experimental research. The noise generator uses only the internal devices of the microcontroller, hence the proposed solution does not introduce hardware redundancy to the system.

15

Dynamic comparator design in 28 nm CMOS

Kaczmarczyk Piotr, Kmon Piotr

International Journal of Microelectronics and Computer Science

|

2018

|

Vol. 9, nr 4

149--154

EN

The paper presents a dynamic comparator design in 28 nm CMOS process. The proposed comparator is a main block of an asynchronous analog-to-digital converter used in a multichannel integrated circuit dedicated for X-ray imaging systems. We provide comparator’s main parameters analysis, i.e. voltage offsets, power consumption, response delay, and input-referred noise in terms of its dimensioning and biasing. The final circuit occupies 5×5 μm2 of area, consumes 17.1 fJ for single comparison with 250 ps of propagation delay, and allows to work with 4 GHz clock signal.

16

Dobór stałej częstotliwości sterowania falownika szeregowego zapewniającej miękkie przełączanie tranzystorów podczas całego procesu nagrzewania indukcyjnego

Waradzyn Z., Skała A.

Zeszyty Naukowe. Elektryka / Politechnika Łódzka

|

2017

|

z. 127

199--208

PL

W artykule przedstawiono sposób wyznaczania wartości stałej częstotliwości sterowania falownika szeregowego do nagrzewania indukcyjnego, która zapewni przełączanie tranzystorów falownika przy zerowym napięciu w zadanym zakresie temperatury przy możliwości regulacji mocy. Oparto się na przykładowym układzie wzbudnik-wsad o znanej zależności parametrów od temperatury. Analizę przeprowadzono dla trzech stałoczęstotliwościowych metod sterowania PS, ADC i ACM.

EN

A way to determine a fixed switching frequency for a series inverter for induction heating is dealt with in this paper that ensures power control with ZVS switching in a given temperature range. The discussion is based on an example of an inductor-charge system with known parameters over the temperature range. The analysis has been carried out for three fixed-frequency switching strategies: PS, ADC and ACM.

17

Wybrane punkty ryzyka transportowanych produktów żywnościowych. System bezpieczeństwa

Sokołowski G.

Przemysł Spożywczy

|

2017

|

T. 71, nr 7

17--18

PL

W artykule przedstawiono kwestie bezpieczeństwa żywności i wybrane problemy, z którymi można się spotkać w procesach związanych z transportem tych produktów. W artykule opisano aspekt identyfikowalności produktów żywnościowych transportowanych w łańcuchu dostaw. W szczególności scharakteryzowano problemy zdefiniowane w obszarze przyjęć do centrum dystrybucyjnego (CD) sieci handlowej i wydawania towarów z CD do sklepów. Identyfikowalność to zdolność śledzenia (odtworzenia historii) przepływu dóbr w łańcuchach dostaw wraz z rejestracją parametrów identyfikujących te dobra oraz wszystkie lokalizacje objęte tym przepływem.

EN

This article presents the issue of food safety from the perspective of selected problems that can be encountered in the transport processes of these products. The article focuses mainly on the traceability aspects of food products transported in the supply chain. In particular, the problems identified in the reception area to the distribution center and warehouse releases are described. Traceability is the ability to track (trace) the flow of goods in supply chains, including the registration of parameters identifying those goods and all locations covered by the flow.

18

Magazyn zarządzany na bazie standardów GS1

Frąckowiak P.

Przemysł Spożywczy

|

2017

|

T. 71, nr 8

61--65

PL

Systemowe i ukierunkowane na optymalizację procesów zarządzanie magazynem jest obecnie konieczne. Nie jest ono możliwe bez systemu automatycznej identyfikacji, wykorzystującego powszechnie akceptowalne standardy GS1. Automatyczna identyfikacja wykorzystywana w procesach magazynowych nie jest oczywiście rozwiązaniem wszystkich problemów przedsiębiorstwa w logistyce magazynowej. Należy pamiętać, że techniki ADC nałożone na istniejące, niezweryfikowane procesy nie wniosą wiele nowego, a mogą bardzo skomplikować życie ich użytkownikom. Techniki ADC należy stosować dopiero po przeanalizowaniu i prawidłowym zdefiniowaniu procesów w magazynie. Dopiero wtedy możliwe będzie osiąganie optymalnej funkcjonalności w codziennej pracy, a w sytuacjach kryzysowych natychmiastowe, sprawne i bezbłędne przeciwdziałanie kryzysowi. Pozwoli to także na spełnienie wymagań prawnych w zakresie zapewnienia bezpieczeństwa i śledzenia żywności – traceability.

EN

System-oriented and process-oriented warehouse management is a necessity nowadays. It is not possible without an automatic identification system that uses widely accepted GS1 standards. Automatic identification used in warehouse processes does not, of course, solve all the company problems in warehouse logistics. Please note that ADC techniques imposed on existing, unverified processes will not bring much new and can complicate the users live. ADC techniques should be used only after analyzing and correctly defining the processes in the warehouse. Then it will be possible to achieve optimum functionality in daily work, and an immediate and error-free emergency response in crisis situations. It will also allow meeting the legal requirements for ensuring food safety and traceability.

19

Electro-optical system for the automated selection of dental implants according to their colour matching

Pavlov S. V., Kozhukhar A. T., Titkov S. V., Barylo O. S., Sorochan O. M., Wójcik W., Romaniuk R., Zyska T., Annabaev A.

Przegląd Elektrotechniczny

|

2017

|

R. 93, nr 3

121--124

EN

New and original approach towards implants selection in prosthetic dentistry according to the method of implants digital photographs comparison to digital photographs of own bio-objects reflection spectrums – patient’s dental prostheses and teeth, was suggested. On this basis, prosthetic objects scanner structure and model providing the possibility of information transfer to the PC have been developed and improved circuit software allows ensuring continuous automatic scanning of bio-objects and avoiding dependence of their digital photographs on external illumination.

PL

W artykule przedstawiono nowe podejście do selekcji implantów w protetyce dentystycznej za pomocą cyfrowego porównania zdjęć fotograficznych - protez dentystycznych i zębów pacjenta. Na tej podstawie oparto konstrukcję skanera umożliwiającą przekazywania informacji do komputera. Przedstawiono również oprogramowanie pozwalające na zapewnienie ciągłości automatycznego skanowania obiektów biologicznych i eliminujące wpływ zewnętrznego oświetlenia na zdjęcia.

20

Wykorzystanie struktur FPGA do implementacji algorytmów cyfrowego przetwarzania sygnałów

Grzywiński S., Achtenberg K.

Problemy Mechatroniki : uzbrojenie, lotnictwo, inżynieria bezpieczeństwa

|

2017

|

Vol. 8, Nr 3 (29)

157--164

PL

W artykule opisano zaprojektowany, wykonany praktycznie oraz przebadany dwukanałowy tor cyfrowego przetwarzania sygnału z układem FPGA (Field-Programmable Gate Array), w którym zaimplementowano algorytmy DSP. Opracowany dwukanałowy system pozwala na weryfikację opracowanych algorytmów przetwarzania i estymacji parametrów sygnału radiolokacyjnego o częstotliwości pośredniej implementowanych w równoległej, sprzętowej architekturze FPGA.

EN

In the paper describes designed, performed and tested two-channel digital signal processing circuit with FPGA, which in implemented DSP algorithms. The developed dual-channel system allows verification of developed algorithms for the processing and estimation of indirect-frequency signal parameters implemented in parallel hardware FPGA architecture.