Wyniki wyszukiwania - BazTech

1

CMOS Readout Circuit Integrated with Ionizing Radiation Detectors

Szymański A., Obrębski D., Marczewski J., Tomaszewski D., Grodner M., Pieczyński J.

International Journal of Electronics and Telecommunications

|

2014

|

Vol. 60, No. 1

117-124

EN

This paper describes the work performed in ITE on integration in one CMOS chip the ionizing radiation detectors with dedicated readout electronics. At the beginning, some realizations of silicon detectors of ionizing radiation are presented together with most important issues related to these devices. Next, two developed test structures for readout electronics are discussed in detail together with main features of non-typical silicon proces deployed.

2

Implementation of FD SOI CMOS Technology in ITE

Kucharski K., Renaux C., Crahay A., Grabiec P., Grodner M., Bieniek T., Panas A., Sierakowski A., Kłos H., Tomaszewski D., Obrębski D., Marczewski J., Flandre D.

Elektronika : konstrukcje, technologie, zastosowania

|

2011

|

Vol. 52, nr 3

13-15

EN

In the present paper, the current status of work on the transfer of a fully-depleted silicon-on-insulator (FD SOI) CMOS technology from Université catholique de Louvain (UCL) to Instytut Technologii Elektronowej (ITE) is described. This task is carried out within the TRIADE' FP7 project oriented towards development of analog and digital blocks coupled with sensors for low-volume high-performance applicalions in aeronautics. The paper describes issues and solution methods used for SOI substrate preparation and CMOS technology implementation. The test structures used for technology evaluation are briefly described. The ellipsometric and electrical measurements are presented, and their preliminary results are outlined. Finally, works on design kit implementation and further works related to application of the technology for integrated circuits manufacturing are described.

PL

W prezentowanej pracy opisany został stan prac w zakresie implementacji w Instytucie Technologii Elektronowej (ITE) technologii wytwarzania całkowicie zubożonych układów scalonych i struktur CMOS SOI (FD SOI CMOS) opracowanej oryginalnie w Universite catholiqué de Louvain (UCL). Zadanie to jest wykonywane w ramach projektu badawczego 7 Programu Ramowego DE pod nazwą TRIADE, zorientowanego na opracowanie analogowych i cyfrowych bloków funkcjonalnych połączonych z czujnikami w celu ich zastosowania w aeronautyce. Praca składa się z części przedstawiających problemy i metody ich rozwiązania w poszczególnych fazach przygotowania płytek podłożowych SOI oraz implementacji technologii wytwarzania struktur CMOS. Omówione zostały w skrócie struktury testowe stosowane do oceny technologii, a także wyniki ich pomiarów elipsometrycznych i elektrycznych. Przedstawione zostały także prace nad implementacją pakietu technologicznego (ang. design kit) i dalsze prace ukierunkowane na wytwarzanie układów scalonych w tej technologii.

3

Oscylator pierścieniowy CMOS jako układ detekcji odkształcenia nanoczułych mikrosond krzemowych

Dumania P., Łysko J., Kłos H., Grodner M., Skwarka K., Szmigiel D.

Elektronika : konstrukcje, technologie, zastosowania

|

2008

|

Vol. 49, nr 6

214-216

PL

Zaprezentowano nanoczułe mikrosondy krzemowe do pomiaru wielkości mechanicznych, w których do detekcji odkształcenia wykorzystano oscylatory pierścieniowe CMOS, zintegrowane z mikrobelką krzemową. Efekt piezorezystywności powoduje, iż odkształcenie belki zmienia parametry tranzystorów MOS, co z kolei wpływa na częstotliwość rezonansową oscylatora pierścieniowego. Zintegrowane mikrosondy wykonano w technologii CMOS 3,5 µm z bramką polikrzemową i jednym poziomem metalizacji. W części mikromechanicznej posłużono się techniką reliefu do uformowania bardzo cienkich belek o grubości 3...4 µm. Osiągnięto czułość 5...8 Hz/nm przy początkowej częstotliwości rezonansowej oscylatora ~10,8 MHz.

EN

Silicon microprobes for nanosensitive mechanical measurements are presented. They consist of the silicon microbeams, which are integrated with the CMOS ring oscillators. Piezoresistivity phenomenon is responsible for the MOS transistor parameter changes under mechanical stress. In consequence, the ring oscillator consisting of stressed MOS transistors gives resonant frequency shift. Integrated microprobes were fabricated with use of standard 3.5 µm CMOS technology, with one polysilicon layer and one metal level. Micromechanical part of technology was based on the relief technique, enabling 3.. .4 µm thick beams formation. With initial (no stress) resonant frequency about 10.8 MHz of the ring oscillator, beam deflection sensitivity 5...8 Hz/nm was obtained.

4

TSSOI as an efficient tool for diagnostics of SOI technology in Institute of Electron Technology

Barański M., Domański K., Grabiec P., Grodner M., Jaroszewicz B., Kociubiński A., Kucewicz W., Kucharski K., Marczewski J., Niemiec H., Sapor M., Tomaszewski D.

Journal of Telecommunications and Information Technology

|

2005

|

nr 1

85-93

EN

This paper reports a test structure for characterization of a new technology combining a standard CMOS process with pixel detector manufacturing technique. These processes are combined on a single thick-_lm SOI wafer. Preliminary results of the measurements performed on both MOS SOI transistors and dedicated SOI test structures are described in detail.

5

Mozaikowy detektor monolityczny z aktywnymi komórkami w technologii SOI

Domański K., Grabiec P., Grodner M., Jaroszewicz B., Jasielski J., Jastrząb M., Klatka T., Kozieł M., Kucewicz W., Kucharski K., Kuta S., Marczewski J., Niemiec H., Sapor M., Tomaszewski D.

Elektronika : konstrukcje, technologie, zastosowania

|

2004

|

Vol. 45, nr 10

39-41

PL

Praca przedstawia nowe rozwiązanie mozaikowego detektora krzemowego z aktywnymi komórkami, wykonanego na płytkach podłożowych SOI (Silicon On Insulator) [1], wytworzonych metodą wafer-bonding. Prezentowana praca jest częścią projektu SUCIMA (Silicon Ultra Fast Camera for Gamma and Beta Sources in Medical Applications), realizawanego w ramach 5. Programu Ramowego Komisji Europejskiej.

EN

A novel solution of an active pixel detector, which exploits wafer-bonded Silicon On Insulator (SOI) substrates for integration of the readout electronics with the pixel detector is presented in this paper. The main concepts of the proposed monolithic sensor and the preliminary tests results with ionising radiation sources are addresses. Presented work is a part of the project, called SUCIMA (Silicon Ultra Fast Camera for Gamma and Beta Sources in Medical Applications), founded by European Commission within 5-th Framework Program.

6

Rozwój technologii SOI do realizacji monolitycznego detektora mozaikowego

Niemiec H., Klatka T., Kozieł M., Kucewicz W., Kuta S., Machowski W., Sapor M., Szelezniak M., Domański K., Grabiec P., Grodner M., Jaroszewicz B., Kociubiński A., Kucharski K., Marczewski J., Tomaszewski D.

Elektronizacja : podzespoły i zastosowania elektroniki

|

2003

|

Vol. 23, nr 10

19-24

PL

Opisano wykonany w technologii SOI (ang. Silicon on Insulator) nowy, krzemowy detektor mozaikowy scalony z elektroniką odczytową. Przybliżono podstawowe założenia nowej technologii sensora SOI oraz przedstawiono wyniki pomiaru dedykowanej struktury testowej.

EN

New generation of monolithic silicon pixel detectors, fabricated on the SOI (Silicon on Insulator) substrate, is described in this paper. A new technology, which combines the standard CMOS process with the pixel detector manufacturing technique and the results of dedicated SOI test structures measurement are presented.

7

Peripheral cells design for low suply current CMOS ASIC

Ładziak D., Podmiotko W., Szymański A., Kurjata-Pfitzner E., Grodner M.

Electron Technology

|

1999

|

Vol. 32, No. 3

251-255

EN

Some new solutions featuring very low current consumption in stand-by mode for the specialized circuit are proposed. The supply current of RC oscillatorn does not exceed 20 μA at 5 V, power on reset circuit consumens less than 3 μA. The input pull-up cell with high immunity to noise coupled by pins capacitances drains no more than 300 nA. These solutions were implemented in the multifonction decoder circuit realized using CMOS 1.2 μm process and 5 V supply voltage.