PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 17

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote SoC research and development platform for distributed embedded systems
Krzywicki K., Barkalov A., Andrzejewski G., Titarenko L., Kołopieńczyk M.
Przegląd Elektrotechniczny
|
2016
|
R. 92, nr 10
262--265
EN
This paper presents a novel research and development hardware platform for distributed embedded systems. The platform is based on Xilinx Zynq-7000 SoC devices and it enables a fast physical verification and behaviour analysis of the distributed systems. Furthermore, it eliminates the necessity for usage of a large number of physical devices, which results in the simpler structure and implementation, improved ergonomics in laboratory, lower costs and eliminates external, physical connection between modules. The article presents the architecture of the platform and concurrent process implementation using the EmbedCloud structure. Synthesis and optimization results for different number of end modules and an analysis of resource usage were provided.
PL
W artykule zaprezentowano nową koncepcję sprzętowej platformy rozwojowo-badawczej dla rozproszonych systemów wbudowanych. Platforma oparta o układy Xilinx Zynq-7000 SoC, pozwala na szybką fizyczną weryfikację oraz analizę behawioralną systemów rozproszonych. Ponadto, eliminuje konieczność użycia dużej liczby fizycznych układów, co przekłada się na prostszą strukturę i implementację, poprawę ergonomii w laboratorium, niższe koszty oraz eliminuje zewnętrzne, fizyczne połączenia pomiędzy modułami. W artykule przedstawiono architekturę platformy oraz proces współbieżny zaimplementowany przy użyciu metody strukturalnej - EmbedCloud. Syntezy, optymalizacji i analizy użycia zasobów sprzętowych dokonano dla różnej liczby modułów końcowych.
2
Content available remote Synteza automatu Mealy’ego z wbudowanym blokiem pamięci w strukturach programowalnych
Kołopieńczyk M., Barkalov A., Titarenko L.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 11
109-113
PL
W artykule zostanie przedstawiona metoda umożliwiająca syntezę skończonego automatu stanów typu Mealy’ego z wbudowanym blokiem pamięci (ang. Embedded Memory Blocks, EMB) w strukturach programowalnych typu FPGA. Metoda ta bazuje na przekształceniu strukturalnej tabeli przejść skończonego automatu stanów oraz na kodowaniu elementów podzbioru warunków logicznych. W artykule zostanie zaprezentowany przykład projektowania oraz wstępne wyniki badań.
EN
In this article we propose a method allowing implementing Mealy FSM logic circuits with embedded memory blocks of FPGA chips. The method is based on transformation of FSM structure table and replacement of some logical conditions. Example of design and preliminary results of investigations are given.
3
Content available Synteza automatu Moore’a z wbudowanym blokiem pamięci w strukturach programowalnych
Kołopieńczyk M., Barkalov A., Titarenko L.
Pomiary Automatyka Kontrola
|
2013
|
R. 59, nr 8
776--780
PL
W artykule zostanie przedstawiona metoda umożliwiająca syntezę skończonego automatu stanów typu Moore’a z wbudowanym blokiem pamięci (ang. Embedded Memory Blocks, EMB) w strukturach programowalnych typu FPGA (ang. Field Programmable Gate Array, FPGA). Zaproponowana metoda bazuje na kodowaniu pewnej wybranej części zbioru warunków logicznych przez dodatkowe zmienne. W artykule zostanie zaprezentowany przykład projektowania układu.
EN
The model of the Moore finite state machine (FSM) is very often used for representing a control unit [1]. Nowadays, two classes of programmable logic devices: complex programmable logic devices (CPLD) and field-programmable gate arrays (FPGA) are used for implementing logic circuits of FSMs [2, 3]. This paper deals with FPGA-based Moore FSMs. It is very important to use EMBs in the logic design. It leads to decreasing in both the number of interconnections and chip area occupied by an FSM logic circuit. In turn, it results in decrease in the propagation time as well as the consumed power of a circuit [9]. A lot of methods for implementing an FSM logic circuit with RAMs are known [10 – 19]. For rather complex FSMs, the method of replacement of logical conditions [20] is used. In this case, optimization efforts target hardware reduction for the multiplexer executing the replacement. In this paper we propose a method based on existence of pseudoequivalent states of the Moore FSM for solving this problem [21]. The method is based on replacement of some part of the set of logical conditions by additional variables. It results in diminishing the number of LUTs in the multiplexer used for replacement of logical conditions. To represent a control algorithm, the language of graph-schemes of algorithms [20] is used. An example of application of the proposed design method is given.
4
Content available Traffic load detection system
Zając W., Kołopieńczyk M., Andrzejewski G.
Archives of Transport System Telematics
|
2013
|
Vol. 6, iss. 3
47--49
EN
In the paper there is discussed a solution to detect the communication paths load, in context of use in variable environment. There is presented a system conception and operation algorithm. There is proposed a structure of system to detect traffic lines load, based on a novel microcontroller platform.
5
Content available Implementation of example digital image data processing algorithm with use of microprogram control unit
Kołopieńczyk M., Pawlak S., Zając W.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 9
997-999
EN
The idea of applying the compositional microprogram control unit to implement example of digital image processing algorithm is presented. The algorithm operation is discussed in general, elements of algorithm selected for implementation are presented in detail, microprogram control unit structure is discussed and proposed and hardware implementation process is described.
PL
W artykule przedstawiono wyniki badań nad zastosowaniem mikroprogramowanych układów sterujących do realizacji wybranego elementu złożonego algorytmu przetwarzania cyfrowych danych wizyjnych HECA. Opisano pełną strukturę algorytmu, wskazano element do implementacji w układzie mikroprogramowanym oraz opisano jego rolę i zasadę działania. W dalszej części zaproponowano i przedyskutowano strukturę mikroprogramowanego układu sterującego do realizacji zadania, przedstawiono schemat logiczny struktury układu sterowania dla pojedynczej składowej barwy obrazu (w formacie RGB lub YUV) oraz jej implementację w języku VHDL. Zaprezentowano wyniki symulacji układu w pakiecie Active-HDL oraz oszacowano zużycie zasobów układu dla operacji na pojedynczej składowej barwy obrazu. Następnie zaproponowano strukturę układu sterującego dla operacji na wszystkich trzech składowych barw RGB/YUV, przedstawiono wyniki symulacji działania mikro-programowanego układu sterującego oraz zaprezentowano kod VHDL i określono zużycie zasobów układu.
6
Content available Doskonała sieć Petriego w projektowaniu współbieżnych układów sterujących
Adamski M., Kołopieńczyk M., Mielcarek K.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 6
656-660
PL
W artykule wskazano na korzyści płynące z wykorzystania doskonałych bezpiecznych sieci Petriego w projektowaniu współbieżnych układów sterujących. Przedstawiono sposób sprawdzenia, czy sieć Petriego jest siecią doskonałą poprzez analizę jej stanów globalnych i badanie relacji miedzy jej stanami lokalnymi. Potwierdzono, że grafy współbieżności i sekwencyjności między miejscami sieci są grafami doskonałymi. Konsekwencją doskonałości sieci jest możliwość wykorzystania algorytmów o złożoności wielomianowej do jej analizy dynamicznej i statycznej.
EN
This paper is pointing out benefits from application of perfect and safe Petri Nets to design process of parallel control circuits. There is presented a method for verifying the perfectness of Petri Net achieved by analysis of Petri Net global states and relation between Petri Net local states. There is also proved that the concurrency and sequencing graphs of a given Petri Net are perfect. Static and dynamic analysis can be performed using algorithms with polynomial complexity. The presented dependences can also be used to decompose a given Petri Net into components, i.e. state machines, and analyze and verify the project correctness. Petri net analysis is discussed on an example of a real-life object of the beverages mixing system. This paper is divided into five parts. The first section is a brief introduction to issues of perfect and safe Petri Nets. The second section is the theoretical introduction to the subject matter. In the third section an example of perfect Petri nets is presented. In the fourth section the method of constructing the perfect Petri Nets is presented. The last section contains the sum-mary.
7
Content available Wykorzystanie zasobów sprzętowych w mikroprogramowanych układach sterujących z kodowaniem kolekcji mikrooperacji
Kołopieńczyk M.
Pomiary Automatyka Kontrola
|
2010
|
R. 56, nr 10
1144-1146
PL
W artykule omówiono wyniki prac nad wydajnym wykorzystaniem zasobów sprzętowych w mikroprogramowanych układach sterujących z wykorzystaniem metody współdzielenia kodów z kodowaniem kolekcji mikrooperacji. Porównano dwa typy układów mikroprogramowanych: układ z konwerterem adresu oraz układ bez konwertera. Badania wykazały, że zastosowanie metody współdzielenia kodów z kodowaniem mikrooperacji oraz wprowadzenie bloku konwertera adresu do mikroprogramowanego układu sterującego skutkuje, dla niektórych przypadków, co najmniej 30% zmniejszeniem rozmiaru pamięci jednostki sterującej implementowanej jako mikroprogramowany układ sterujący.
EN
paper presents results of efficient use of hardware resources for a microprogram control unit with code sharing and microoperation collections encoding. Two types of microprogram control unit are compared; structures with and without an address converter (Fig. 2). Xilinx ISE 8.2i package was used for synthesis and implementation of the microprogram control unit [7]. The target platform was the FPGA device Xilinx Virtex-II Pro xc2vp30-7ff896c. It can be concluded that implementation of the compositional microprogram control unit with codes sharing and microoperation collections encoding presented in this work results in decrease of the control memory size required for the control unit. In some cases the memory consumption drops even by 30% in comparison to the implementation without the address converter. This paper is divided into four parts. The first paragraph is a brief introduction to the issues of compositional microprogram control unit design [1, 8]. In the second and third paragraphs the results of resource utilisation are presented. The last - fourth - paragraph contains a summary.
8
Content available System wspomagający projektowanie mikroprogramowanych układów sterujących
Kołopieńczyk M.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 8
578-580
PL
W artykule zaprezentowano system wspomagający proces projektowania mikroprogramowanych układów sterujących (ang. Compositional Microprogram Control Unit). Głównym zadaniem systemu jest usprawnienie procesu opisu algorytmu sterowania mikroprogramowanych układów sterujących za pomocą sieci działań jak również translacja graficznej reprezentacji sieci działań do specyfikacji tekstowej. Aplikacja umożliwiała tworzenie sieci działań a następnie zapisanie utworzonego modelu do jednego z dostępnych w systemie formatów: pliku tekstowego o zadanej strukturze, dokumentu XML, pliku graficznego JPEG. W artykule omówiono główne funkcje programu jak również struktury danych umożliwiające tworzenie, przechowywanie oraz prezentację sieci działań.
EN
This paper presents a system which supports the design process of compositional microprogram control units (3, 6, 8). The control algorithm of the compositional control unit is very often described by flow-charts. The proposed approach improves the design process of a microprogram control unit algorithm defined by flow-charts. It allows translating the graphical flow-charts representation into a textual flow-chart specification form as well [3, 5]. The software FCADiagramsEditor has been implemented using Java language and is independent of the operating system and processor. FCADiagramsEditor allows saving the flow-chart in XML structure (Fig. 4) and in JPEG file (Fig. 2). In this paper the data structures for creation, storage and presentation of flow-charts are also proposed. The paper is divided into four parts. The first section is a brief introduction to the issues of compositional microprogram control unit design [1, 7]. In the second section the graphical and textual flow-chart specification is presented .The structure of the data formats and programmable environment are described in the third section, while the last - fourth - section contains a summary.
9
Content available Koncepcja systemu wspomagającego projektowanie mikroprogramowanych układów sterujących
Kołopieńczyk M.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 7
470-472
PL
W artykule zaprezentowano aplikację wspomagającą proces projektowania mikroprogramowanych układów sterujacych (ang. Compositional Microprogram Control Unit, CMCU). Do opisu algorytmu sterowania układów mikroprogramowanych wykorzystano sieć działań (ang. flow-chart). Głównym zadaniem aplikacji jest usprawnienie procesu opisu układów sterujących za pomocą sieci działań jak również translacja graficznej formy sieci działań do specyfikacji tekstowej. W artykule zaproponowano i omówiono struktury danych umożliwiające tworzenie, przechowywanie oraz prezentację sieci działań.
EN
The paper presents a concept of a system supporting the design process of compositional microprogram control units. The control algorithm of the compositional control unit is very often described by flow-charts. The proposed approach improves the design process of the microprogram control unit algorithm defined by flow-charts. It allows translating the graphical flow-chart representation into a textual flow-chart specification from as well. The data structures for creation, storage and presentation of flow-charts are also proposed. The paper is divided into four sections. The first section is a brief introduction to the issues of compositional microprogram control unit design. In the second one the graphical and textual flow-chart specification is presented. The third section describes the structure of the data formats and programmable environment. The last - fourth - section contains a summary.
10
Content available Analiza zużycia zasobów sprzętowych w mikroprogramowanych układach sterujących ze współdzieleniem kodów
Kołopieńczyk M.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 7
482-484
PL
W artykule zaprezentowano wyniki prac nad zmniejszeniem zużycia zasobów sprzętowych w mikroprogramowanych układach sterujących ze współdzieleniem kodów. Porównano dwa typy układów mikroprogramowanych: układ z konwerterem adresu oraz układ bez konwertera. Do syntezy i implementacji struktur wykorzystano oprogramowanie Xilinx ISE 8.2i. Zastosowano cztery dostępne w pakiecie ISE strategie optymalizacji. Platformę docelową stanowił układ FPGA Xilinx Virtex-II Pro (xc2vp30-7ff896c). Badania wykazały, że wprowadzenie bloku konwertera adresu skutkuje, dla niektórych przypadków, co najmniej 50 % zmniejszeniem rozmiaru pamięci mikroprogramowanego układu sterującego ze współdzieleniem kodów.
EN
The paper presents the results of investigations on decrease in hardware resources usage in microprogram control units with code sharing. Two types of microprogram control units are compared: a structure with the address converter and that without it. Xilinx ISE 8.2i package was used for synthesis and implementation of the microprogram control unit. Four optimization strategies available in the package ISE were applied. Two strategies focus on the resources usage optimisation (area level 1, area level 2); the other two - on the device maximum frequency (speed level 1, speed level 2). The target platform was the FPGA device Xilinx Virtex-II Pro xc2vp30-7ff896c).The test results show that in some cases the memory consumption drops even by 50 % in comparison with the implementation without the address converter. It should be noted that adding an additional block (address converter) to the microprogram control unit does not cause an increase in the hardware resource use. The paper is divided into four parts. First section is a brief introduction to the issues of compositional microprogram control unit design. In second and third sections the results of resource utilisation are presented. The last - fourth - chapter contains a summary.
11
Implementacja automatu współbieżnego z wykorzystaniem mikroprogramowanych układów sterujących
Kołopieńczyk M.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2008
|
R. 81, nr 6
717-719
PL
Przedstawiono sposób implementacji automatu współbieżnego z wykorzystaniem mikroprogramowanych układów sterujących opisanych powiązanymi sieciami działań. Zaproponowano ścieżkę projektową, w której opis działania układu cyfrowego został wykonany z wykorzystaniem diagramu SFC, który następnie przekonwertowano do sieci Petriego. Uzyskaną w ten sposób sieć Petriego poddano dekompozycji na sekwencyjne automaty składowe. Następnie powstałe automaty przekonwertowano do sieci działań oraz zaimplementowano z wykorzystaniem mikroprogramowanych układów sterujących. Przedstawiono przykład zastosowania proponowanej metody.
EN
In the paper an implementation method of parallel automata with compositional microprogram control unit is proposed, where the automata is described by linked flowcharts. The design method of parallel automata is described, which includes the following steps: description of integrated circuit using SFC net; conversion of SFC net to Petri net; decomposition of parallel automata by the sequential automata; description of sequential automata using a flowchart; implementation of integrated circuit using compositional microprogram control unit. An example application of proposed method is given as well.
12
Content available Projektowanie CMCU z elementarnymi łańcuchami i kodowaniem kolekcji mikrooperacji
Kołopieńczyk M., Titarenko L., Barkalov A. A.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 7
51-53
PL
W artykule zaprezentowano unikalny sposób projektowania mikroprogramowanego układu sterującego z wykorzystaniem metody współdzielenia kodów z kodowaniem kolekcji mikrooperacji. W metodzie tej wprowadzono specjalny konwerter adresów, który generuje adresy mikroinstrukcji reprezentowane poprzez pary . Do opisu algorytmu sterowania wykorzystano sieć działań z elementarnymi łańcuchami. Takie podejście umożliwia wykorzystanie wszystkich zalet metody współdzielenia kodów niezależnie od charakterystyki interpretowanej sieci działań. Zaproponowana metoda umożliwia zmniejszenie rozmiaru pamięci w stosunku do wszystkich innych znanych metod projektowania jednostek sterujących. W artykule przedstawiono także przykład zastosowania proponowanej metody.
EN
The method of design of compositional microprogram control unit with codes sharing and collections of microoperations is proposed. The proposed method is based on application of special address transformer to form an address of microinstruction on the base of its representation as pair . The control algorithm is described using flow-chart with elementary operational linear chains. Such approach permits to use all positive features of codes sharing independently on characteristics of interpreted flow-chart of algorithm. The proposed method permits to decrease the size of control memory in comparison with all known methods of such control units design. An example of proposed method application is given.
13
Content available Design of CMCU with expanded microinstruction and elementary OLC's
Kołopieńczyk M., Titarenko L., Barkalov A. A.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 5
72-74
EN
The method of design of compositional microprogram control unit with codes sharing and expanded microinstruction is proposed. The proposed method is based on application of special address transformer to form an address of microinstruction on the base of its representation as pair . The control algorithm is described using flow-chart with elementary operational linear chains. Such approach permits to use all positive features of codes sharing independently on characteristics of interpreted flow-chart of algorithm. The proposed method permits to decrease the size of control memory in comparison with all known methods of such control units design. An example of proposed method application is given.
PL
Artykuł przedstawia weryfikację danych otrzymanych w wyniku symulacji układu zamkniętego do testowania urządzeń EAZ. Układ zamknięty z urządzeniem CZAZ jako obiekt, symulowano w Matlabie, dla różnych parametrów Zadajnika Sygnałów Wielofazowych (stałe czasowe w modelu kalibratora sygnałów wielofazowych) i dla różnych punktów charakterystyki czasowo-prądowej CZAZ. Otrzymane wyniki przeanalizowano za pomocą programów do wnioskowania. W wyniku otrzymano parametry, jakimi powinien się charakteryzować zadajnik sygnałów wielofazowych, żeby zoptymalizować proces testowania. Otrzymane wyniki zostały wstępnie zweryfikowane eksperymentalnie.
14
Optymalizacja mikroprogramowanego układu sterującego poprzez zastosowanie współdzielenia kodów
Titarenko L., Kołopieńczyk M.
Pomiary Automatyka Kontrola
|
2006
|
R. 52, nr 6 bis
53-55
PL
Zaproponowana w artykule metoda współdzielenia kodów umożliwia minimalizację rozmiaru pamięci niezależnie od charakterystyki implementowanego algorytmu sterowania. Metoda oparta jest na przekształceniu adresu, reprezentowanego jako pary , w adres mikroinstrukcji. W artykule przedstawiono także przykład zastosowania proponowanej metody.
EN
A presented code sharing method permits to save minimal size of control memory independently on characteristics of implemented control algorithm. Method is based on transformation of address of the pair into address of microinstruction. An example of proposed method application is given.
15
Optymalizacja jednostki sterującej poprzez zastosowanie metody współdzielenia kodów
Barkalov A. A., Titarenko L., Kołopieńczyk M.
Pomiary Automatyka Kontrola
|
2006
|
R. 52, nr 7 bis
29--31
PL
W artykule zaprezentowano sposób projektowania mikroprogramowanego układu sterującego z wykorzystaniem metody współdzielenia kodów. W metodzie tej wprowadzono specjalny transformer adresów, który generuje adresy mikroinstrukcji reprezentowane poprzez pary . Metoda umożliwia zmniejszenie rozmiaru pamęci w stosunku do wszystkich innych znanych metod projektowania jednostek sterujących.
EN
The method of design of compositional microprogram control unit with code sharing is proposed. The proposed method is based on application of special address transformer to form an address of microinstruction on the base of its representation as pair . The proposed method permits to decrease the size of control memory in comparison with all known methods of such control units design.
16
Optimization of the size of control memory of compositional microprogram control units
Barkalov A., Titarenko L., Kołopieńczyk M.
Informatyka Teoretyczna i Stosowana
|
2006
|
R. 6, nr 10
27-40
EN
The article presents an overview of design methods of compositional microprogram control units with codes sharing and some their modifications are proposed. Presented methods are based on application of a special address transformer, which generates microinstruction addresses using addresses represented by pairs . The design of microprogram control unit shall result in keeping the control memory size as small as possible. An example of proposed method application is given.
17
Optymalizacja rozmiaru pamięci jednostki sterującej poprzez zastosowanie metody współdzielenia kodów
Barkalov A., Titarenko L., Kołopieńczyk M.
Informatyka Teoretyczna i Stosowana
|
2005
|
R. 5, nr 9
105--114
PL
W artykule zaprezentowano sposób projektowania mikroprogramowalnego układu sterującego z wykorzystaniem metody współdzielenia kodów. W metodzie tej wprowadzono specjalny transformer adresów, który generuje adresy mikroinstrukcji reprezentowane poprzez pary . Takie podejście umożliwia wykorzystanie wszystkich zalet metody współdzielenia kodów niezależnie od charakterystyki interpretowanej sieci działań. Zaproponowana metoda umożliwia zmniejszenie rozmiaru pamięci w stosunku do wszystkich innych znanych metod projektowania jednostek sterujących. W artykule przedstawiono także przykład zastosowania proponowanej metody.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.