PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 5

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote Wykorzystanie skanowania przestrzennego i druku 3D w procesie tworzenia protezy kończyny zwierzęcia
Gołaszewski M., Grygoruk R., Bissenik I.
Mechanik
|
2015
|
R. 88, nr 8-9
682--684
PL
Celem pracy było zaprojektowanie i wykonanie prototypu protezy użytkowej przeznaczonej dla psa po amputacji kończyny tylnej powyżej kolana. Proteza składa się z leja protezowego połączonego z kikutem kończyny i elementem podporowym. Cały układ jest mocowany na uprzęży grzbietowej. Dane geometryczne zostały pozyskane za pomocą skanera 3D, natomiast proteza została wytworzona z wykorzystaniem technologii druku 3D.
EN
The aim of this particular project was to design and produce a practically useful prototype of prosthesis of the hind dog’s leg which had been previously amputated above knee joint. The prosthesis consists of supporting element and socket matching with the stump. The system is fixed using dorsal harness. Geometric data was obtained by means of a 3D scanner. The whole structure was produced with use of 3D printing technology methods.
2
Content available System dwuprocesorowy do sterowania licznikiem czasu w układzie SoC
Gołaszewski M., Sondej T.
Pomiary Automatyka Kontrola
|
2008
|
R. 54, nr 8
469-471
PL
W artykule przedstawiono problematykę projektowania systemów wieloprocesorowych jako zintegrowanych systemów cyfrowych (SoC - ang. System-on-Chip). Opisano zaprojektowany system, składający się z dwóch procesorów programowych Nios II firmy Altera i precyzyjnego licznika czasu o rozdzielczości około 80 ps. Pierwszy procesor odpowiedzialny jest za komunikację systemu przez interfejs Ethernet z aplikacją uruchamianą na komputerze PC. Drugi procesor steruje licznikiem czasu oraz zajmuje się obliczeniami statystycznymi w czasie wykonywania próby pomiarowej. Wymiana danych pomiędzy procesorami realizowana jest za pomocą pamięci współdzielonej.
EN
This paper presents issues of designing and implementing FPGA-based multiprocessor systems. Practical example consists of two softcore processors Nios II from Altera. Developed system is designed for control and data processing of precision timer counter with 80 ps resolution. The first processor runs as server, providing communication and supervision of the system via Internet. The second processor controls timer counter and performs statistical computation. Shared memory from FPGA resources is used to interchange data between processors.
3
Content available Scalony konwerter czas-liczba z użyciem metody licznikowej i zegara wielofazowego
Szplet R., Gołaszewski M.
Pomiary Automatyka Kontrola
|
2008
|
R. 54, nr 8
591-593
PL
W artykule przedstawione są projekt i wyniki badań konwertera czas-liczba o rozdzielczości 78 ps i niepewności pomiarowej poniżej 100 ps. Pomiar czasu realizowany jest z użyciem 32 liczników zliczających okresy szesnastofazowego zegara o częstotliwości 400 MHz. Ponieważ aktywne są obydwa zbocza zegara jest on równoważny pojedynczemu sygnałowi zegarowemu o częstotliwości 12.8 GHz, co umożliwia osiągnięcie średniej rozdzielczości ok. 78 ps przy interpolacji jednostopniowej. Budowa opisanego konwertera czasliczba pozwala na łatwe rozszerzanie zakresu pomiarowego, wynoszącego 164 žs, poprzez zwiększanie pojemności użytych liczników dwójkowych. Sterowanie procesem pomiarowym oraz wyznaczanie i przetwarzanie wyników pomiarów odbywa się z użyciem dwóch procesorów programowych NIOS II zintegrowanych z konwerterem w układzie programowalnym Stratix II firmy Altera.
EN
This paper describes design and test results of the time-to-digital converter with 78 ps resolution and accuracy below 100 ps. The time interval measurement is performed with the use of 32 binary counters counting periods of 16-phase clock of the 400 MHz frequency. Since both edges of the clock are active it is an equivalent of a single clock signal of 12.8 GHz frequency, which provides a mean resolution of about 78 ps in a single interpolation stage. The structure of the converter allows to extend its measurement range (164 žs) easily by increasing the capacity of used binary counters. The measurement as well as calculation and processing of obtained results are controlled by two soft-core processors NIOS II implemented together with the converter in a single programmable device from family Stratix II (Altera).
4
Content available Algorytmy i metody dwuprocesorowego sterowania precyzyjnym licznikiem czasu
Sondej T., Gołaszewski M.
Biuletyn Wojskowej Akademii Technicznej
|
2008
|
Vol. 57, nr 4
309-326
PL
W artykule przedstawiono projekt oprogramowania systemu wieloprocesorowego, składającego się z dwóch procesorów programowych Nios II firmy Altera i precyzyjnego licznika czasu o rozdzielczości około 80 ps. Pierwszy procesor odpowiedzialny jest za komunikację systemu przez interfejs Ethernet z aplikacją uruchamianą na komputerze PC. Drugi procesor steruje licznikiem czasu oraz zajmuje się obliczeniami statystycznymi w czasie wykonywania próby pomiarowej. W artykule przedstawiono również opis projektu sprzętowego oraz problem komunikacji pomiędzy procesorami w systemie wieloprocesorowym.
EN
This paper presents issues of designing and implementing soft ware for multiprocessor systems. Practical example consists of two soft core processors Nios II from Altera. Developed system is designed for control and data processing of precision timer counter with 80-ps resolution. The first processor runs as a server, providing communication and supervision of the system via the Internet. The second processor controls timer counter and performs statistical computation. Shared memory from FPGA resources is used to interchange data between processors.
5
Content available remote Projekt systemu dwuprocesorowego w układzie FPGA
Gołaszewski M.
Spektrum
|
2007
|
nr 12
VIII-XIII
PL
Przedstawiono problemy, na które może się natknąć projektant systemu wieloprocesorowego w układzie FPGA. Omówiono doświadczenia autora przy tworzeniu projektu systemu dwuprocesorowego. Projekt ten powstał jako część pracy magisterskiej, w której założono, że zaprezentowany system będzie sterował precyzyjnym licznikiem czasu w układzie FPGA.
EN
Presented are problems which a multi-processor system designer can come up against in a FPGA circuit. Discussed is the author's experience concerning creation of dual-processor system design. The project is a part of master's thesis in which an assumption that the presented system would control a precise time counter in FPGA circuit was made.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.