Wyniki wyszukiwania - BazTech

1

Sygnaturowy słownik diagnostyczny o niewielkich rozmiarach wykorzystywany w testowaniu połączeń

Garbolino T., Gucwa K., Hławiczka A.

Pomiary Automatyka Kontrola

|

2011

|

R. 57, nr 1

52-54

PL

Przedstawiono nowy sposób redukcji rozmiaru sygnaturowego słownika diagnostycznego (SSD) służącego do detekcji i diagnostyki uszkodzeń statycznych i opóźnieniowych w połączeniach. Testowana magistrala złożona z n linii jest dzielona na b k bitowych fragmentów. Każdy z ww. fragmentów magistrali jest testowany przy użyciu oddzielnego 2k bitowego rejestru pierścieniowego R-LFSR. Procedura testująca obejmuje cztery fazy, w których na przemian pracują parzyste oraz nieparzyste rejestry. Zaproponowane tutaj rozwiązanie pozwala znacznie zmniejszyć wielkość SSD.

EN

The paper is devoted to a new technique enabling the substantial reduction of the size of a diagnostic dictionary used for detection, localization and identification of static and delay faults in interconnections that are tested with use of ring linear feedback shift registers (R-LFSR). The proposed method assumes that the bus under test comprises n lines and is structured into b fragments of the size of k lines per each fragment. The method also assumes that each of the aforementioned fragments is tested by means of a separate R-LFSR with its length of 2k bits. The example of such a solution is presented in Fig. 1. Moreover, the test procedure is subdivided into four phases in which odd and even R-LFSRs work alternately. Operation modes for individual registers during subsequent phases and their seeds are summarized in Table 1. The proposed way of subdivision of the test procedure makes it possible to get rid of the mutual interference between two adjacent R LFSRs in case of occurring a short-circuit between the feedback lines of these neighbouring registers. Such interactions were the drawback of the previous methods and presented the impediment that prevented the fault dictionary from having its size reduced [2]. The solution that is suggested in this study enables substantially diminishing the dictionary, where its actual size is determined by the multiplicity of r defects within each k-bit part of the connecting bus, even when the bus width n >> k [3, 4].

2

Analysis of operation of ring LFSR used for testing of unidirectional interleaved interconnections

Gucwa K., Garbolino T., Hławiczka A.

Elektronika : konstrukcje, technologie, zastosowania

|

2011

|

Vol. 52, nr 12

50-53

EN

The paper presents analysis of operation of a specific ring LFSR register that can be used to test a network of n interleaved interconnections between modules of digital circuits. This register is a distinctive option of the already known BIST structure referred to as CSTP. When the test is carried out for unidirectional interconnections, the CSTP becomes a linear register and the lines under test make up feedback lines of that register. The same authors in previous studies dedicated to bus-type connections observed that the sequence of m states of the state diagram of the ring LFSR, where m>2n and n>16, is sufficient to detect a substantial number of static and delay faults for such buses. The present paper comprises the observation that any randomly selected state of the state diagram for the LFSR belongs, with a pretty high level of probability, exceeding 70%, to the cycle with the maximum length Cmax. It was also spotted that for n>16 more than 98,4% of all structures lead tcTsufficiently long cycles Cmax > 1000. The both observations confirmed usefulness of the new LFSRs for testing of unidirectional connections.

PL

W artykule przedstawiono analizę pracy specyficznego rejestru pierścieniowego R-LFSR, który może być użyty do testowania sieci n krzyżujących się połączeń pomiędzy blokami układu cyfrowego. Ze względu na charakter tych połączeń podobnych do litery X rejestr ten nazwano rejestrem XR-LFSR. Do sprawdzania jego skuteczności w identyfikacji i lokalizacji uszkodzeń użyto metody identyfikacji grafu. Założono, że sprawny rejestr XR-LFSR może być reprezentowany przez automat w postaci cyklicznego grafu G₀ a każde fizyczne uszkodzenie f przekształca G₀ w jakiś inny graf Gf≠G₀. We wcześniejszych pracach autorów, dotyczących magistralowych połączeń, udowodniono, że sekwencja stanów o długości m>2n dla n>16 wystarcza do wykrycia znaczącej liczby uszkodzeń statycznych i opóźnieniowych na takich magistralach. W niniejszej pracy zaobserwowano, że losowo wybrany stan w grafie pracy rejestru XR-LFSR z dużym prawdopodobieństwem - większym od 70% - należy do cyklu o największej długości Cmax >120 dla małych n, natomiast z prawdopodobieństwem około (1-2¹¹⁻ⁿ)100% czyli prawie 100% należy do cyklu długości Cmax >1000 dla dużych n>30. Ta ostatnia obserwacja potwierdza przydatność rejestrów XR-LFSR do testowania sieci jednokierunkowych skrzyżowanych i skośnych połączeń.

3

Testing of crosstalk-type dynamic faults in interconnection networks with use of ring LFSRs

Hławiczka A., Gucwa K., Garbolino T., Kopeć M.

Przegląd Elektrotechniczny

|

2010

|

R. 86, nr 11a

133-137

EN

The need to apply the test-per-clock method at full clock rates to test crosstalks in networks of long interconnects between modules in a System on a Chip (SoC) is highlighted. Our method involves the 3n-R-LFSR (Ring Linear Feedback Shift Register). The part of the R-LFSR that generates test patterns for n–interconnects has double number of flip-flops where every second flip-flop is connected to the network of Interconnects Under Test (IUT). It has been proved that the 3n-R-LFSR is capable to generate all the two-test patterns that are necessary for IUT. The completed simulation experiments evidenced efficiency of the method application to test crosstalks that are manifested by either a glitch or an edge delay.

PL

Przedstawiono metodę wykrywania przesłuchów w długich połączeniach pomiędzy blokami układów SoC. Wykorzystano liniowy rejestr pierścieniowy R-LFSR. Część rejestru generująca wektory testowe ma podwojoną liczbę przerzutników w stosunku do typowego rejestru pierścieniowego, co drugi przerzutnik połączony jest z testowaną siecią połączeń. Wykazano, że taki rejestr może wygenerować wszystkie pary testów niezbędne do wykrycia przesłuchów.

4

Testing of interconnections with use of reduced-size signature-based diagnostic dictionary

Garbolino T., Gucwa K., Hławiczka A.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 11

15-18

EN

The paper presents a new method for size reduction of a signature-based diagnostic dictionary that is normally used for testing of static and delay faults in interconnections that are tested by means of an R-LFSR ring register. The newly developed method, similarly to the previous studies of the authors, assume that the n-bit bus under test is split into b fragments with their width of k bits each. Each fragment of the bus is tested with use of a separate 2k-bit R-LFSR. The test procedure consists of four phases during which odd and even registers operate alternately. Such an approach eliminates effect of mutual impact between states of neighbouring R-LFSRs in case of shorts between feedback lines of these registers. These possible interactions were a drawback of previous solutions as they limited the possibility to reduce size of the diagnostic dictionary. Owing to application of this new technique to full detection, localization and identification of all the considered faults that may occur on an n-bit bus, the new solution needs much smaller dictionary, where its size is determined by the multiplicity r of faults within each k-bit fragment, even if the bus width nťk.

PL

W artykule zaproponowano nową metodę redukcji rozmiaru syganturowego słownika diagnostycznego, który jest wykorzystywany do testowania uszkodzeń statycznych i opóźnieniowych w połączeniach testowanych przez rejestr pierścieniowy R-LFSR. Nowo opracowana metoda - podobnie jak w poprzednich pracach autorów - zakłada, że testowana magistrala n-bitowa zostaje podzielona na b jednakowych fragmentów o szerokości k bitów każdy. Każdy taki fragment magistrali jest testowany przez oddzielny rejestr R-LFSR złożony z 2k przerzutników D. Procedura testowa obejmuje cztery fazy, w czasie których rejestry parzyste i nieparzyste pracują naprzemiennie. Takie podejście eliminuje zjawisko wzajemnego wpływu na siebie sąsiednich rejestrów R-LFSR, które było wadą poprzednich rozwiązań ponieważ ograniczało możliwość zmniejszenia rozmiaru słownika diagnostycznego. Nowa technika umożliwia detekcję, lokalizację oraz identyfikację wszystkich zamodelowanych uszkodzeń, mogących wystąpić na n-bitowej magistrali, oraz wymaga słownika diagnostycznego o znacznie mniejszym rozmiarze. Rozmiar tego słownika jest określony wyłącznie przez krotność uszkodzeń rw każdym k-bitowym fragmencie magistrali, nawet gdy szerokość tej magistrali nťk.

5

On the use of Ring LFSR based BIST for detection, identification and localization of static and dynamic faults in interconnects

Hławiczka A., Gucwa K., Garbolino T.

Theoretical and Applied Informatics

|

2009

|

Vol. 21, No. 1

23-36

EN

In the paper a method of the fault detection, identification and localization by means of a ring Linear Feedback Shift Register (LFSR) is presented. The properties of a ring LFSR and the method to design a ring LFSR based Built-In-Self Test (BIST) is also given. Practical examinations of a ring LFSR application for localization faults in 8-,16-,24- and 32-bit buses are presented. Some important observations regarding the types of characteristic polynomials used in ring LFSRs are also included. Finally, the obtained results are summarised.

PL

W pracy zaprezentowano metodę detekcji, lokalizacji i identyfikacji uszkodzeń połączeń wykorzystującą pierścieniowy rejestr LFSR. Przedstawiono również właściwości pierścieniowych rejestrów LFSR oraz metodę projektowania struktury testera BIST wykorzystującego pierścieniowy rejestr. Przedstawiono także wyniki eksperymentów nad praktycznym wykorzystaniem pierścieniowego rejestru LFSR do detekcji uszkodzeń w 8-, 16-, 24- i 32- bitowych magistralach. W artykule zawarto również istotne obserwacje dotyczące rodzaju wielomianów charakterystycznych wykorzystywanych w pierścieniowych rejestrach LFSR. W zakończeniu podsumowano uzyskane rezultaty.

6

Testowanie dynamicznych uszkodzeń typu przesłuchy w sieciach połączeń przy użyciu rejestrów pierścieniowych R-LFSR

Hławiczka A., Gucwa K., Garbolino T.

Pomiary Automatyka Kontrola

|

2009

|

R. 55, nr 8

572-574

PL

W pracy przedstawiono nową metodę wykrywania przesłuchów w połączeniach. Testowaniu poddaje się tylko te połączenia FPGA, które będą wykorzystywane przez docelową aplikację. Zaproponowana struktura testera wbudowanego (BIST) wykorzystuje rejestr pierścieniowy 3n R LFSR, który w swojej części odpowiedzialnej za generowanie par testowych ma podwojoną liczbę przerzutników. Do testowanej sieci n połączeń jest podłączony tylko co drugi przerzutnik. Taka struktura generuje wszystkie pary niezbędne do pobudzenia przesłuchów co jest niemożliwe w klasycznej strukturze R-LFSR. Eksperymenty potwierdziły skuteczność testera BIST w pobudzaniu określonych przesłuchów.

EN

A new method of detection of crosstalk faults is presented in the paper. An interconnect network employed by a target application is a sole subject of the test. The detection of crosstalk fault requires stimulation of the interconnect network under test (INUT) with two consecutive test patterns. The test patterns have to be applied to inputs of the INUT at a nominal clock frequency. So using the Built In Self Test (BIST) is a must. The proposed BIST structure is based on a ring register called 3n R LFSR (Fig.1). In contrast to a typical ring register, the 3n R LFSR contains a double number 2n of flip flops in its part that is responsible for two test pattern generation. The n lines of the INUT are fed from the outputs of every second flip flop of that part of the register. Such structure of the BIST is capable of generating all two test patterns that are required to stimulate crosstalk faults in the INUT, which is impossible in the case of a classical R LFSR. At the beginning of a test session the 3n-R-LFSR is seeded with a chosen value. After g clock cycles the final state (signature) is read. In more complex cases crosstalk can be observed only if a number k of lines being aggressors change their state simultaneously. The experiments proved that for k << n it is possible to find the initial seed being the beginning of a test sequence, that stimulate all required crosstalks. The length of the test sequence and simulation time ? necessary for finding initial seed is acceptable (Tab. 3).

7

Skuteczny generator testów dla przesłuchów w połączeniach

Rudnicki T., Garbolino T., Gucwa K., Hławiczka A.

Pomiary Automatyka Kontrola

|

2009

|

R. 55, nr 7

432-434

PL

W pracy zasygnalizowano konieczność testowania przesłuchów metodą test-per-clock przy pełnej szybkości zegara w sieciach długich połączeń między modułami w jednoukładowych systemach typu SoC. Do generacji testów zaproponowano rejestr LFSR (ang. Linear Feedback Shift Register) z wielomianem pierwotnym oraz z podwojoną liczbą przerzutników, w którym tylko co drugi przerzutnik jest podłączony do testowanej sieci połączeń. Przeprowadzono eksperymenty symulacyjne sprawdzające skuteczność ich wykorzystania do testowania przesłuchów objawiających się albo chwilowym zakłóceniem (szpilką) albo opóźnieniem zbocza.

EN

The paper is devoted to a test-per-clock method of an at-speed testing of crosstalk faults in long interconnects between cores in a System-on-a-Chip. A LFSR composed of 2n flip-flops and implementing primitive polynomial was used as a Test Pattern Generator (TPG) for an interconnect network comprised of n nets. In our approach every second output of the LFSR is connected to the Interconnect Network Under Test. Simulation-based experiments were carried out to verify effectiveness of vector sequences produced by the proposed TPG in detection of crosstalk faults provoked at victim net by simultaneous occurrence of rising (falling) edges 01(10) at k aggressor lines. Crosstalk faults causing occurrence of a positive (negative) glitch at a victim line having constant value 00(11) as well as ones that lead to delaying an edge with an opposite direction 10(01) at a victim line were taken into consideration. The experimental results show that for n ? {8,12,16,20,24,28,32} and k << n all above-mentioned crosstalk faults can be detected by a test sequence having an acceptable length.

8

Zastosowanie liniowych rejestrów pierścieniowych do testowania połączeń w układach FPGA

Hławiczka A., Gucwa K., Garbolino T.

Pomiary Automatyka Kontrola

|

2008

|

R. 54, nr 8

594-597

PL

Praca poświęcona jest dedykowanemu konkretnej aplikacji testowaniu połączeń w układach FPGA. Na czas testowania komórki układu FPGA wchodzące w skład realizowanej aplikacji są przekształcane w elementy układu RL-BIST. Do budowy takiego układu został wybrany pierścieniowy rejestr LFSR, którego n pętli sprzężeń zwrotnych jest w trakcie testowania liniami testowanej magistrali połączeń. Na podstawie sygnatury otrzymanej w układzie RL-BIST stwierdza się czy testowana magistrala połączeń jest sprawna a w oparciu o słownik diagnostyczny można także zlokalizować uszkodzone połączenia oraz zidentyfikować typ uszkodzenia. Skuteczność zaproponowanej metody testowania połączeń w FPGA została poparta obszernymi wynikami eksperymentalnymi.

EN

Due to rapidly growing complexity of FPGA circuits application-dependent techniques of their testing become more and more often exploited for manufacturing test instead of application'independent methods. In such the case not all but only a part of FPGA resources (i.e. CLBs and interconnects) is a subject of testing - the part that is to be used by the concrete target application. The work is devoted to application-dependent testing of interconnects in FPGA circuits. For the test period the CLBs being the parts of the application are reconfigured so they implement elements (i.e. XOR gates and D-type flip-flops) of a RL-BIST structure based on a ring linear feedback shift register (R-LFSR). FPGA interconnections under test (IUTs) or at least their part are feedback lines of the R-LFSR. The R-LFSR is first initialised with a randomly chosen seed and than run for several clock cycles. Next the final state of the R-LFSR - a signature - is red by an ATE (Automatic Test Equipment). The value of the signature determines whether IUTs are fault free or faulty. Moreover, on the basis of the signature and with the use of a fault dictionary one may localise faulty interconnections in the FPGA and identify types of faults. The FPGA is afterwards reconfigured so the other set of IUTs becomes feedback lines of the R-LFSR. The above procedure is repeated until all FPGA interconnections belonging to the target application are tested. Efficacy of the proposed approach to testing of FPGA interconnects is supported by experimental results.

9

On design of high speed tests pattern generators based on ring LFSRs

Hławiczka A., Garbolino T.

Electronics and Telecommunications Quarterly

|

2008

|

Vol. 54, No 1

43-51

EN

The paper describes a method of designing ring registers that have short feedback connections and contain cells functioning as D or T flip-flops. The proposed approach enables obtaining a ring register operating with a maximum frequency for a wide range of polynomials for which existing methods are unable to provide optimal results. The paper also contains a number of examples illustrating different techniques of designing ring registers.

10

On application of polynominal algebra for identification of dynamic faults in interconnects

Kopeć M., Garbolino T., Gucwa K., Hławiczka A.

Electronics and Telecommunications Quarterly

|

2008

|

Vol. 54, No 1

29-41

EN

The paper presents a new method that is an effective instrument for investigating sources of dynamic faults in interconnects (i.e. crosstalk, delay faults, etc.). It is an extension of the previous work of the authors published in the Proceedings of the European Test Symposium 2006, where fault identification was limited to static faults only. In the proposed approach an erroneous bit sequence coming from the faulty net is reconstructed on the basis of a set of signatures. This facilitates precise identification of dynamic faults. Discussed method is applicable to interconnects between ICs mounted on the PCBs as well as interconnect networks connecting IP cores in SoCs. Moreover, it is easily scalable to any number of nets in the interconnect network and can be used with any type of test sequence and test pattern generator. There are several variant s of hardware implementation of the method. This supports finding a trade-off between area overhead and testing time.

11

Test Pattern Generator for Delay Faults

Rudnicki T., Hławiczka A.

Theoretical and Applied Informatics

|

2007

|

Vol. 19, No. 1

19-36

EN

One of the recently proposed solutions to the problem generation of test pairs' patterns to target delay faults is a Multiple Input Signature Register (MISR). The paper proposes a method to minimize control words and to modify the operation diagram of the Test Pattern Generator (TPG) aiming at achieving acceptable test times while ensuring a very high coverage of Path Delay Faults (PDF). Experimental results are presented, in which the method of test pairs for benchmarks of the International Symposium on Circuits and Systems in 1989 (ISCAS'89) has been employed [6]. Benchmarks presented in ISCAS'89 are sequential circuits. These results confirm a high effectiveness of this method compared to other solutions.

PL

Rejestr MISR pobudzany słowami odczytywanymi z pamieci ROM jest jednym z ostatnio oferowanych rozwiazan problemu generacji par testowych dla sciekowych uszkodzen opóznieniowych. W niniejszej pracy przedstawiono koncepcje zmniejszania liczby słów programujacych oraz takiej modyfikacji grafu pracy generatora par testowych, która pozwala na uzyskanie akceptowalnego czasu testowania przy stosunkowo wysokim współczynniku pokrycia sciekowych uszkodzen opóznieniowych. W pracy przedstawiono rezultaty eksperymentów, w których wygenerowano opracowana metoda pary testów dla benchmarków przedstawionych na konferencji ISCAS’89 [6]. Benchmarki przedstawione na tej konferencji sa układami sekwencyjnymi. Rezultaty te potwierdzaja znaczna skutecznosc metod w porównaniu z innymi rozwiazaniami z rónych zródeł, udostepnianie informacji uytkownikom za posrednictwem kanałów mobilnych i standardowych łaczy telekomunikacyjnych, itp.

12

On the use of multi-signature analysis for interconnect test

Garbolino T., Kopeć M., Gucwa K., Hławiczka A.

Elektronika : konstrukcje, technologie, zastosowania

|

2006

|

Vol. 47, nr 10

16-18

EN

The paper introduces a novel idea of interconnect fault detection, localization and identification based on test response compaction using a MISR. The above-mentioned operations are made at-speed. The testing process has been split into two steps. The first one is the detection step using a short test sequence of a little diagnostic resolution. The second step (which is made only in the case of the detection of faults in the first step) is the localization step by means of three long, full diagnostic resolution sequences: Walking 1 (W1), Walking 0 (W0) and a part of johnson sequence (J). The final fault identification phase exploits information stored in two or three signatures. The use of two signatures eliminates aliasting of static faults while adding the third signature enables dependable identification of such faults. The theory given in the paper is partially illustrated by the simulation results.

PL

W artykule zaprezentowano nowatorską koncepcję wykrywania, lokalizacji i identyfikacji typu uszkodzeń w połączeniach, opartą na kompakcji odpowiedzi testowej w rejestrze MISR. Powyższe operacje przeprowadzane są przy nominalnej częstotliwości pracy testowanego układu. Cały proces testowania został podzielony na dwa etapy. W pierwszym uszkodzenia są wykrywane przy użyciu krótkiej sekwencji testowej o małej rozdzielczości diagnostycznej. W przypadku wykrycia uszkodzeń, w drugim etapie przeprowadzana jest ich lokalizacja za pomocą trzech długich sekwencji testowych o pełnej rozdzielczości diagnostycznej: Walking 1 (W1), Walking 0 (W0) i fragmentu sekwencji Johnsona (J). Identyfikacja uszkodzeń dokonywana jest na podstawie informacji zawartej w dwóch lub trzech sygnaturach. Wykorzystanie dwóch sygnatur eliminuje maskowanie statycznych uszkodzeń w połączeniach, podczas gdy trzecia sygnatura pozwala na jednoznaczną identyfikację typu uszkodzenia.

13

On detection of interconnect faults by a MISR compactor-unknown problems and new solutions

Hławiczka A., Gucwa K., Garbolino T., Kopeć M.

Archiwum Informatyki Teoretycznej i Stosowanej

|

2005

|

T. 17, z. 2

109-126

EN

The paper presents a test-per-clock BIST technique where built-in test pattern generators procedure either a True/Complement Counting Sequence (T/C or a Walking-1 Sequence (W1) and the response of the net under test is analyzed in a built-in MISR-type compactor. It is proved in the paper, that for MISRs composed of D flip-flops. Mutual cancellation of static stuck-at interconnect faults has more significant impact on the efficiency of the interconnect fault detection than the divisibility of error sequences by the characteristic polynomial describing the feedback path of the MISR. In order to cope with this disadvantage, a new MISR structure composed of T flip-flops is proposed and a proof is given of the fact that for stuck-at interconnect faults, a phenomenon of the mutual cancellation of error sequences does not exist in the new MISR structure, assuming that either the T/C or W1 is applied to the net under test. The theoretical findings are then verified by the results of practical experiments.

PL

W pracy przedstawiono technikę typu test-per-clock samotestowania połączeń, w której wbudowane generatory testów produkują sekwencję liczącą T/C lub sekwencję W1 z wędrującą jedynką, natomiast analiza odpowiedzi testowanej sieci połączeń realizowana jest za pomocą wbudowanego kompaktora typu MISR. W pracy udowodniono, że w rejestrze MISR zbudowanym z przerzutników D zjawisko wzajemnego kasowania się błędów, wywołanych statystycznymi uszkodzeniami typu sklejenie, ma znacząco większy wpływ na skuteczność wykrywania uszkodzonych połączeń niż podzielność ciągów błędów przez wielomian charakterystyczny sprzężenia tego rejestru MISR. Zaproponowano w związku z tym nową strukturę kompaktora MISR zbudowaną z przerzutników T i udowodniono, że w strukturze tej nie powstaje zjawisko wzajemnego kasowania się błędów w obecności ww. uszkodzeń i w trakcie podawania sekwencji testów typu T/C oraz W1. Te teoretyczne rezultaty potwierdziły opisane w pracy wyniki praktycznych eksperymentów.

14

Functional and dependable testing of identical digital structures on wafer

Gamża W., Hławiczka A., Kopeć M.

Archiwum Informatyki Teoretycznej i Stosowanej

|

2002

|

T. 14, z. 3

203-217

EN

In this paper we present a method of functional testing of N identical digital structures on a wafer, which allows an increase in production yield. In order to decrease the number of measure points the IEEE1149.1 architecture was implemented in every structure. The use of a build-in self-tester with test-per-clock testing equipped with a specially modified MISR-NOT compactor allowed a test time reduction and the achievement of dynamical, reliable testing. The modification of the IEEE 1149.1 architecture presented in this paper enables to fully exploit the features of the MISR-NOT register. Moreover the testing scheme of a single structure as well as scheme of a testing of all N structures on a wafer is presented.

PL

W pracy przedstawiono metodę dynamicznego funkcjonalnego testowania N identycznych struktur cyfrowych na płytce krzemowej umożliwiającą zwiększenie uzysku produkcyjnego. W celu zmniejszenia liczby ostrzy pomiarowych wprowadzono do każdej struktury sprzęg IEEE 1149.1. Dynamiczne, wiarygodne oraz skrócone testowanie uzyskano dzięki wprowadzeniu do każdej struktury testera wewnątrz układowego umożliwiającego testowanie typu "test-per-clok" i wyposażonego w specjalny kompaktor w postaci rejestru MISR-NOT. W pracy zaproponowano modyfikacje sprzętowe sprzęgu IEEE 1149.1 umożliwiające efektywne wykorzystanie właściwości rejestru MISR-NOT pozwalających na jego wiarygodne testowanie. Ponadto opisano scenariusz testowania pojedynczej struktury cyfrowej oraz plan testowania wszystkich N struktur cyfrowych N struktur na płytce krzemowej. Pracę zakończono wnioskami.

15

Projektowanie, ustawianie i testowanie szybkich generatorów testów typu CA złożonych z komórek o prawidłach 150/90

Hławiczka A., Kopeć M.

Archiwum Informatyki Teoretycznej i Stosowanej

|

2000

|

T. 12, z. 4

265-287

PL

W pracy przedstawiono metodę projektowania rejestrów CA (ang. Cellular Automata) pracujących jako szybkie generatory testów. Zaproponowano nową efektywną metodę ustawiania w stan początkowy ( and. seed) takich rejestrów CA. W tym celu wprowadzono możliwość przełączania n-komórkowego rejestru CA w konkatenację p rejestrów CASR (ang. Cellular Automata quasi Shift Register) każdy zawierający ri komórek i każdy związany z wielomianem charakterystycznym xa gdzie a=ri co w efekcie daje wypadkowy wielomian charakterystyczny p(x) takiej konkatenacji równy xn. Taką konkatenację p rejestrów CASR nazwano w pracy rejestrem PCASR. Udowodniono łatwość ustawiania rejestru PCASR za pomocą n-bitowej sekwencji wejściowej w pożądany stan bez konieczności między innymi przełączania przerzutników T w przerzutniki D. Udowodniono także, że każda r-bitowa sekwencja wejściowa jest odtwarzana na wyjściu konkatenacji rejestrów CASR po n taktach zegarowych. W pracy zaproponowano takie projektowanie rejestrów CA generujących testy, między innymi z użyciem dedykowanych przerzutników T, aby można je było z minimalnym nadmiarem sprzętu przełączyć w rejestr PCASR umożliwiający efektywne quasiprzesuwanie i ustawianie w dowolny stan początkowy. W pracy podano także metodę efektywnego testowania rejestru PCASR.

EN

The article presents the method of design of fast CA Rule 150/90 test generators and proposed new method of seed setup for CA registers. In order to achieve this, an ability to switch an n-cell CA register into a concatenation of ri-cell Cellular Automata quasi Shift Registers. Each CASR is bound with characteristic polynomial xa where a=ri. Such a concatenation of CASR in the article is referred to as PCASR. The simplicity of initialization of PCASR with n-bit initial sequence without the need to switch T flip-flops into D flip-flops. The article proves also that each r-bit input sequence is replicated at the output of PCASR in n clock ticks. The design method proposed in this article makes possible to use dedicated T flip-flops for the construction of PCASR with quasi-shift and simple seed set-up abilities. The article shows also an effective method of PCASR testing.