Wyniki wyszukiwania - BazTech

1

Metody samotestowania specjalizowanych urządzeń sterowania ruchem drogowym

Firląg K.

Logistyka

|

2014

|

nr 4

PL

Budowa sterowników lokalnych jako urządzeń specjalizowanych w układach FPGA, umożliwia otrzymanie nowej klasy urządzeń, posiadających zalety dotychczasowych urządzeń, jednocześnie pozbawionych większości ich wad. Bezpośrednia odpowiedzialność za bezpieczeństwo uczestników ruchu, powoduję, że niezwykle ważnym zagadnieniem jest testowanie specjalizowanych urządzeń sterowania ruchem drogowym. Testowanie zarówno na wszystkich etapach powstawania tych urządzeń jak i podczas ich pracy w systemie sterowania. Przedmiotem pracy jest analiza metod wbudowanego samotestowania (BIST) urządzeń cyfrowych oraz badanie ich przydatności do testowania urządzeń sterowania ruchem realizowanych w układach FPGA. Wybrane metody samotestowania zaimplementowano w modelach specjalizowanych sterowników ruchu drogowego i weryfikowano ich działanie. Badano również prototypy sterowników ruchu w zestawach uruchomieniowych z układami FPGA. Umożliwiło to analizę wykrywania błędówi uszkodzeń realizacji urządzeń. Badano również wpływ nadmiarowych elementów testowych na parametry działania sterowników.

EN

Construction of local controllers as specialized devices within FPGA systems allows for obtaining a new class of devices having the advantages of already existing devices which are simultaneously deprived of most of their disadvantages. Direct responsibility for the safety of traffic participants makes the testing of specialized traffic control devices an extremely important issue. Testing performed both in all stages of the formation of such devices as well as during their operation in the control system. The aim of the paper is to analyze methods of built-in self-test (BIST) of digital devices and study their suitability for testing traffic control devices implemented in FPGA systems. Selected methods of self-testing have been implemented in models of specialized traffic controllers and their operation has been verified. Prototypes of traffic controllers have also been tested in starter kits in FPGA systems. This enabled the analysis of error detection and failures in the implementation of devices. Influence of redundant test elements on operation parameters of controllers has also been investigated.

2

Testing of interconnections with use of reduced-size signature-based diagnostic dictionary

Garbolino T., Gucwa K., Hławiczka A.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 11

15-18

EN

The paper presents a new method for size reduction of a signature-based diagnostic dictionary that is normally used for testing of static and delay faults in interconnections that are tested by means of an R-LFSR ring register. The newly developed method, similarly to the previous studies of the authors, assume that the n-bit bus under test is split into b fragments with their width of k bits each. Each fragment of the bus is tested with use of a separate 2k-bit R-LFSR. The test procedure consists of four phases during which odd and even registers operate alternately. Such an approach eliminates effect of mutual impact between states of neighbouring R-LFSRs in case of shorts between feedback lines of these registers. These possible interactions were a drawback of previous solutions as they limited the possibility to reduce size of the diagnostic dictionary. Owing to application of this new technique to full detection, localization and identification of all the considered faults that may occur on an n-bit bus, the new solution needs much smaller dictionary, where its size is determined by the multiplicity r of faults within each k-bit fragment, even if the bus width nťk.

PL

W artykule zaproponowano nową metodę redukcji rozmiaru syganturowego słownika diagnostycznego, który jest wykorzystywany do testowania uszkodzeń statycznych i opóźnieniowych w połączeniach testowanych przez rejestr pierścieniowy R-LFSR. Nowo opracowana metoda - podobnie jak w poprzednich pracach autorów - zakłada, że testowana magistrala n-bitowa zostaje podzielona na b jednakowych fragmentów o szerokości k bitów każdy. Każdy taki fragment magistrali jest testowany przez oddzielny rejestr R-LFSR złożony z 2k przerzutników D. Procedura testowa obejmuje cztery fazy, w czasie których rejestry parzyste i nieparzyste pracują naprzemiennie. Takie podejście eliminuje zjawisko wzajemnego wpływu na siebie sąsiednich rejestrów R-LFSR, które było wadą poprzednich rozwiązań ponieważ ograniczało możliwość zmniejszenia rozmiaru słownika diagnostycznego. Nowa technika umożliwia detekcję, lokalizację oraz identyfikację wszystkich zamodelowanych uszkodzeń, mogących wystąpić na n-bitowej magistrali, oraz wymaga słownika diagnostycznego o znacznie mniejszym rozmiarze. Rozmiar tego słownika jest określony wyłącznie przez krotność uszkodzeń rw każdym k-bitowym fragmencie magistrali, nawet gdy szerokość tej magistrali nťk.

3

Zmniejszanie poboru mocy w samotestujących układach cyfrowych

Puczko M., Murashko I., Yarmolik S. V.

Pomiary Automatyka Kontrola

|

2007

|

R. 53, nr 7

3-5

PL

W referacie przedstawiono wyniki badań nad obniżeniem rozpraszanej mocy generatora pseudolosowych wektorów testowych i analizatora sygnatur, które są wykorzystywane podczas wbudowanego samotestowa-nia urządzeń cyfrowych BIST (ang. Built-In Self-Testing). Zaproponowano nową strukturę układu, która pozwala obniżyć moc wydzielaną w trakcie przeprowadzania samotestowania. Podstawowa idea powyższego sposobu opiera się na takiej modyfikacji elementów BIST, w której zamiast przerzutników -D wykorzystuje się przerzutniki -T.

EN

The power dissipation calculation of pseudorandom Test Pattern Generator (TPG) and Signature Analyzer (SA) in BIST is presented in this paper. The new idea, presented in the paper of test generation in BIST (Built-In Self-Test) allows reducing power dissipation during testing of the digital circuit. The main idea of proposed design is using flip-flops of type T.

4

Techniki zmniejszania poboru mocy wykorzystywane podczas wbudowanego samotestowania

Puczko M., Murashko I.

Pomiary Automatyka Kontrola

|

2006

|

R. 52, nr 6 bis

56-58

PL

W badaniach przeprowadzono próbę obniżenia rozpraszanej mocy generatora pseudolosowych wektorów testowych i analizatora sygnatur, które są wykorzystywane podczas wbudowanego samotestowania urządzeń cyfrowych BIST (ang. Built-In Self-Testing). Zaproponowano nową strukturę układu, która pozwala obniżyć moc wydzielaną w trakcie przeprowadzania samotestowania. Podstawowa idea powyższego sposobu opiera się na takiej modyfikacji elementów BIST, w której zamiast przerzutników -D wykorzystuje się przerzutniki -T.

EN

The power dissipation calculation of pseudorandom Test Pattern Generator (TPG) and Signature Analyzer (SA) in BIST is presented in this paper. The new idea, presented in the paper of test generation in BIST (Built-In Self-Test) allows reducing power dissipation during testing of the digital circuit. The main idea of proposed design is using flip-flops of type T.