PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 5

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  sprzętowa implementacja
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Implementacja w układzie reprogramowalnym wieloprocesorowego systemu realizującego algorytm RANSAC
Fularz M., Kraft M.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 8
914-916
PL
W artykule opisano programową, wieloprocesorową realizację algorytmu RANSAC, który umożliwia odporną estymację modelu matematycznego z danych pomiarowych zawierających znaczący odsetek wartości odstających (ang. outliers). System został zaimplementowany w układzie FPGA w oparciu o konfigurowalne soft procesory MicroBlaze. W pracy przedstawiono opis algorytmu RANSAC, sposób jego podziału w celu przetwarzania równoległego, a także proces konfiguracji systemu wieloprocesorowego. Zaprezentowano również przyrost prędkości przetwarzania w zależności od liczby zastosowanych rdzeni procesorowych, porównano te wyniki do realizacji na komputerze klasy PC i przedstawiono zużycie zasobów układu FPGA.
EN
The paper describes a multiprocessor system implementing the RANSAC algorithm [3] which enables robust estimation of a fundamental matrix from a set of image keypoint correspondences containing some amount of outliers. The fundamental matrix encodes the relationship between two views of the same scene. The knowledge of the fundamental matrix enables e.g. the reconstruction of the scene structure. The implemented system is based on three MicroBlaze microprocessors [5] (one master, two slaves) and a dedicated hardware coprocessor connected using fast simplex link (FSL) interfaces [6]. The slave microprocessors perform the task of fundamental matrix computation from point correspondences using singular value decomposition - the so called 8-point algorithm [1, 2] (hypothesis generation). The master processor, along with the connected coprocessor, is responsible for dataflow handling and hypothesis testing using the Sampson error formula (7). The hypothesize and test framework used in RANSAC allows for largely independent task execution. The design is a development of a system described in [5]. The block diagram and dataflow diagram of the proposed solution are given in Figs. 1 and 2, respectively. Tabs. 1 and 2 summarize the use of FPGA resources. With a 100 MHz clock, the designed system is capable of processing the data at the speed which is roughly equivalent to that of the Atom N270 microprocessor clocked at 1,2 GHz. The resulting solution will be targeted at applications for which small size, weight and power consumption are critical. The design is also easily scalable - addition of more slave processors will result in additional increase in the processing speed.
2
Content available Implementation of FCT transformation in JPEG-XR standard in programmable devices
Dąbrowska-Boruch A., Wiatr K.
Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
|
2011
|
T. 15, z. 3
83-91
EN
JPEG-XR is a new standard of still image compression. Paper presents basic information of the FCT transformation. Article presents modifications of FCT transformation blocks and results of hardware implementation of FCT transformation in V5LX110 Xilinx chip.
PL
Najnowszym standardem kompresji obrazów nieruchomych jest standard JPEG-XR. Artykuł prezentuje podstawowe informacje dotyczące transformacji FCT. Dodatkowo przedstawione zostały wprowadzone modyfikacje, jak również wyniki otrzymane z implementacji transformacji FCT w układzie V5LX110 firmy Xilinx.
3
Content available Implementacja w układzie reprogramowalnym algorytmu wyodrębniania ruchomych obiektów
Kraft M., Fularz M.
Pomiary Automatyka Kontrola
|
2010
|
R. 56, nr 7
659-661
PL
W pracy przedstawiono implementację w strukturze FPGA systemu detekcji obiektów ruchomych wykorzystującego metodę przybliżonej mediany. W celu poprawy wyników zastosowano modyfikację algorytmu, polegającą na poddaniu obrazu różnicowego działaniu filtra uśredniającego, oraz maksymalnego. Całość systemu zrealizowano w architekturze sprzętowo-programowej, opartej o mikroprocesor Microblaze wraz z dedykowanym procesorem sprzętowym podłączony przez interfejs FSL.
EN
The paper presents the FPGA implementation of a moving object detection system, based on the approximate median algorithm [1]. The method, despite its simplicity and low memory requirement, offers good detection quality [2]. To further improve the results, the original algorithm was modified by applying additional averaging and maximal filtering to the difference image [3]. The system is implemented as hybrid hardware/ software architecture, based on the Microblaze microprocessor [4], along with a dedicated coprocessor connected to it via the FSL (Fast Simplex Link) interface [5]. The microprocessor works under the control of the Xilkernel operating system, along with the LwIP TCP/IP stack, which allows transferring data through Ethernet. The software part of the algorithm performs the task of receiving the input image data, computing the difference image, and updating the background model accordingly. The difference image is then filtered by the Gaussian and maximum filter are implemented as a single hardware coprocessor. The processed data is sent back to the PC. Table 1 presents the summary of resources used for the implementation. Figure 1 outlines the system architecture. Figures 2 and 3 show the detailed coprocessor structure. The implemented system is capable of processing over ten 256x256, 8-bit grayscale image frames per second using an inexpensive Spartan-3E FPGA with 50MHz clock (see Fig. 4).
4
Content available Implementacja kodeka standardu MPEG-2 w układach FPGA
Dąbrowska-Boruch A., Wiatr K.
Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
|
2008
|
T. 12, z. 3
615-623
PL
Metoda kompresji zastosowana w standardzie MPEG-2 jest kombinacją innych standardów, a mianowicie: JPEG oraz H.261. Ponieważ sygnał wizyjny jest w tym przypadku sekwencją nieruchomych obrazów, możliwe jest zastosowanie technik kompresji, podobnych jak w przypadku standardu JPEG. W artykule zostały przedstawione wyniki implementacji toru przetwarzania sygnału wizyjnego zgodnego ze specyfikacją standardu ISO/IEC 13818 w układzie XC2VP100(-6)FF1704 firmy Xilinx.
EN
The compression method applied in MPEG-2 standard is a combination of different standards, namely JPEG and H.261. There is possible to use similar compression techniques how in case of the JPEG standard, because the video signal is a sequence of still pictures. Paper presents implementation results of video signal processing path compatible with ISO/IEC 13818 standard specification in XC2VP100(-6)FF1704 Xilinx chip.
5
Content available Modyfikacja algorytmu E3SS estymacji ruchu na potrzeby implementacji w układach FPGA
Dąbrowska A., Wiatr K.
Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
|
2006
|
T. 10, z. 3
345-353
PL
Estymacja ruchu jest procesem wyznaczania przesunięcia między makroblokiem bieżącego obrazu a najbardziej podobnymi makroblokami z obrazów referencyjnych. Estymacja ruchu jest ważnym elementem algorytmów kompresji sekwencji obrazów (H.26x, MPEG). W artykule zostały przedstawione podstawowe zagadnienia oraz główne algorytmy estymacji ruchu. Dodatkowo zostały przedstawione modyfikacje algorytmu efektywnego trójkrokowego przeszukiwania.
EN
Motion estimation is a process calculating the Shift between the macroblock of the current picture and the most similar macroblocks from the corresponding pictures. Motion estimation is an important element of those compression algorithms that deal with sequences of pictures. Examples of such algorithms are H.26x and MPEG. In the article basic issues and the main algorithms of motion estimation have been discussed. Additionally paper presents modification of Efficient Three-Step Search algorithm.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.