Wyniki wyszukiwania - BazTech

Ograniczanie wyników

2 Kawalec P.

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: random sequences

Sortuj według:

Ogranicz wyniki do:

Stochastyczne komparatory i ich realizacja w strukturach FPGA

Kawalec P.

Pomiary Automatyka Kontrola

2009

R. 55, nr 8

630-632

W artykule przedstawiono sprzętową realizację komparatorów stochastycznych, porównujących niezależne losowe ciągi binarne. Wykorzystując skokową funkcję Heaviside'a, oraz stochastyczne układy mnożąco - sumujące, opracowano strukturę komparatora. Dla zapewnienia maksymalnej szybkości działania komparatora zastosowano elementy cyfrowe oraz rejestry przesuwające. Przeprowadzono syntezę komparatora w układach FPGA oraz przeprowadzono badanie prototypu, uzyskując wysoką szybkość działania oraz pewność realizacji funkcji skokowej.

The paper presents a principle of operation of stochastic comparators and their role in modeling and controlling transport processes. For hardware stochastic comparators comparing synchronous binary random sequences, the block diagrams have been designed on AND and OR elements (Fig. 1) as well as on NAND elements (Fig. 2) applying the Heaviside step function. There is presented a functional diagram of a specialized stochastic comparator (Fig. 4) with hardware realization of the Heaviside function in which squaring (Fig.3) and stochastic multiply-adder circuits have been applied . In order to ensure the maximum operational speed of the comparator, logical elements and shift registers have been used. Specification of the comparator has been conducted in VHDL language, and its synthesis and implementation - in FPGA circuits. The results of simulation investigations confirmed the correctness of stochastic comparator operation. The step characteristics of comparator switching have been obtained after several strokes of circuit operation.

Analiza probabilistyczno - czasowych przetworników informacji i ich implementacja w układach FPGA

Kawalec P.

Pomiary Automatyka Kontrola

2008

R. 54, nr 8

602-604

W artykule przedstawiono przetworniki informacji, w których zmienną maszynową jest pierwszy moment (wartość oczekiwana) stacjonarnego i ergodycznego binarnego ciągu losowego. Przetworniki te, zwane probabilistyczno-czasowymi, umożliwiają prostą realizację podstawowych operacji arytmetycznych na strumieniach losowych z wydaniem wyniku w postaci zdeterminowanej. Dla najtrudniejszej operacji dzielenia przedstawiono szczegółową analizę działania z określeniem dokładności przetwarzania dla wejściowych strumieni losowych o rozkładach dwumianowych oraz hipergeometrycznych.

The article presents information converters in which the machine variable is the first moment (expected value) of stationary and ergodic binary random sequence. These converters, called probabilistic and time, enable us to conduct a simple implementation of basic arithmetical operations on random series giving the result in a determinantal form. For the most difficult division operation, a detailed analysis has been presented determining conversion accuracy for input random series of binomial and hypergeometrical distributions.