Wyniki wyszukiwania - BazTech

1

Single-ended to differential converters based on operational amplifiers: Performance analysis and design tips

Malcher A., Fiołka J.

Przegląd Elektrotechniczny

|

2017

|

R. 93, nr 3

287--293

EN

The paper presents a detailed analysis of the properties of selected single-ended to differential converters based on voltage-feedback operational amplifiers. The key issues discussed in the work are: the identification of the equivalent circuit model, definition of the model parameters, effect of resistor tolerances and operational amplifier’s parameters on circuit accuracy, frequency response analysis, conclusions regarding the possibility of adjustment. The obtained results allow for a simple selection of converters with respect to their DC and AC performance.

PL

Artykuł prezentuje analizę działania wybranych układów symetryzatorów napięcia zrealizowanych w oparciu o napięciowe wzmacniacze operacyjne. W pracy poruszono szereg zagadnień, takich jak identyfikacja modelu układu i jego parametrów, wpływ tolerancji rezystorów i parametrów wzmacniaczy operacyjnych na dokładność przetwarzania, analiza częstotliwościowa, możliwość strojenia. Uzyskane wyniki pozwalają na wybór najkorzystniejszego rozwiązania symetryzatora przy uwzględnieniu jego parametrów stało- i zmiennoprądowych.

2

A method of self-testing of an analog circuit terminated by an ADC in electronic embedded systems controlled by microcontrollers

Czaja Z.

Przegląd Elektrotechniczny

|

2016

|

R. 92, nr 11

19--22

EN

A new self-testing method of analog parts terminated by an ADC in electronic embedded systems controlled by microcontrollers is presented. It is based on a new fault diagnosis method based on on-line (i.e. during measurement), transformations of voltage samples of the time response of a tested part to a square pulse - onto localization curves placed in the measurement space. The method can be used for fault detection and single soft fault localization.

PL

Przedstawiono nową metodę samotestowania toru analogowego zakończonego przetwornikiem A/C w elektronicznych systemach wbudowanych sterowanych mikrokontrolerami. Bazuje ona na nowej metodzie diagnostycznej opartej na przekształceniach transformujących na bieżąco, tj. w trakcie pomiarów, próbki odpowiedzi czasowej badanej części analogowej na pobudzenie impulsem prostokątnym na krzywe lokalizacyjne w przestrzeni pomiarowej. Metoda ta pozwala na detekcję i lokalizację pojedynczych uszkodzeń parametrycznych w układach analogowych.

3

High resolution intelligent cyclic A/D converters with low resolution internal feedback D/A converters

Jędrzejewski K., Jasnos J.

Elektronika : konstrukcje, technologie, zastosowania

|

2013

|

Vol. 54, nr 2

47-50

EN

The paper presents a new idea of simplification of the architecture of so called intelligent cyclic A/D converters which enables the significant decreasing of resolution of internal feedback D/A sub-converters employing in the intelligent cyclic A/D converters. The motivation to work on this problem results from earlier difficulties in design of a precise high-resolution feedback D/A sub-converter in practical implementation of the intelligent cyclic A/D converter as an integrated circuit in CMOS technology. The modifications suggested in the paper simplifies the architecture of the intelligent cyclic A/D converters and, in consequence, diminishes significantly size, production costs, and power consumption of the intelligent cyclic A/D converters manufactured as integrated circuits or their parts. Simultaneously, the proposed solution improves the performance of the intelligent cyclic A/D converters, among others increasing achievable values of the effective number of bits of converters. Basic particularities of operation of the modified intelligent cyclic A/D converters were studied in simulation experiments, which illustrates potential benefits of the proposed modifications. Results of selected simulation experiments are presented and discussed in the paper.

PL

Artykuł przedstawia nową koncepcję uproszczenia architektury tak zwanych inteligentnych cyklicznych przetworników analogowo-cyfrowych (A/C), która umożliwia znaczące zmniejszenie rozdzielczości wewnętrznych przetworników cyfrowo-analogowych (C/A) wykorzystywanych w pętli sprzężenia zwrotnego inteligentnych cyklicznych przetworników A/C. Przyczyną zajęcia się tą tematyką były trudności w skonstruowaniu precyzyjnego wewnętrznego przetwornika C/A o wysokiej rozdzielczości podczas praktycznej realizacji inteligentnego cyklicznego przetwornika A/C w postaci układu scalonego w technologii CMOS. Proponowane w artykule modyfikacje upraszczają architekturę inteligentnych cyklicznych przetworników A/C i w konsekwencji zmniejsza znacząco rozmiary, koszty produkcji i pobór mocy inteligentnych cyklicznych przetworników A/C produkowanych jako układy scalone lub ich części. Jednocześnie, zaproponowane rozwiązanie polepsza parametry inteligentnych cyklicznych przetworników A/C, między innymi zwiększając osiągalne wartości efektywnej liczby bitów przetworników. Podstawowe właściwości pracy inteligentnych cyklicznych przetworników A/C zostały zbadane za pomocą eksperymentów symulacyjnych, które ilustrują potencjalne korzyści proponowanych modyfikacji. W artykule przedstawiono wyniki wybranych eksperymentów symulacyjnych.

4

Oszacowanie stosunku sygnału do szumu w asynchronicznych przetwornikach analogowo-cyfrowych

Jabłeka M.

Pomiary Automatyka Kontrola

|

2011

|

R. 57, nr 1

30-32

PL

W artykule przedstawiono porównanie współczynnika stosunku sygnału do szumu (SNR) dla synchronicznych oraz asynchronicznych przetworników analogowo-cyfrowych. Badania wykonano dla trzech modeli stochastycznych sygnałów wejściowych o rozkładach Gaussa, równomiernym oraz sygnału sinusoidalnego. Oszacowano spadek wartości współczynnika SNR dla asynchronicznego przetwornika analogowo-cyfrowego typu Sigma-Delta w porównaniu z klasycznym przetwornikiem synchronicznym, wywołany odpowiednio nieliniowością bloku próbkującego (-10dB) oraz niejednoznacznością procesu kwantyzacji (-3dB).

EN

This paper shows the difference between the SNR level for classical synchronous analog-to-digital converters (ADC) and asynchronous Sigma-Delta analog-to-digital converters (ASD ADC) (Fig. 2) [4, 5]. Simulative evaluation shows that the conversion quality for ASD ADCs is about 2 bit worse than for classical synchronous ADCs (Tabs. 1 and 2). The reason for such a difference is firstly the nonlinearity of an ASD ADC sampling block (ASDM) (-10dB in SNR value) and secondly the quantization noise whose variance value is two times bigger than in case of classical ADCs ( 3dB in SNR). Such big quantization noise is caused by the need of measuring the time position of two independent pulse edges with uniform probability density function (pdf) for the quantization error [8]. The difference for these two measurements yields a triangular distribution which overlaps consecutive quantization intervals (Fig. 1b) and is the source of uncertainty of the digital word at the ASD ADC output [8]. Simulations were performed for four configurations of sampling and quantization blocks, the classical ADC and three other sets of linear/nonlinear sampling blocks and certain/uncertain quantization blocks. Such simulation methodology shows the influence of properties of each element of the signal path in the ASD-ADC on the quantization noise pdf (Fig. 3). The SNR is evaluated for three stochastic models of input signals: Gauss, uniform and sinusoidal signal. Comparison requires assuming the proper amplitude and frequency domain, because of balance between the dynamic range and bandwidth of the ASD ADC.

5

Eliminacja zakłóceń harmonicznych w inteligentnych cyklicznych przewodnikach A/C

Jędrzejewski K., Płatonow A.

Elektronika : konstrukcje, technologie, zastosowania

|

2010

|

Vol. 51, nr 12

29-32

PL

W artykule przedstawiono nową metodę eliminacji zakłóceń harmonicznych w tzw. inteligentnych cyklicznych przetwornikach analogowo-cyfrowych, która wykorzystuje wielowymiarowy algorytm jednoczesnej estymacji wartości próbki wejściowej i parametrów zakłóceń. Implementacja rozszerzonej wielowymiarowej wersji algorytmu w inteligentnych cyklicznych przetwornikach A/C wymaga wprowadzenia zmian tylko w części cyfrowej przetworników i nie zwiększa znacząco kosztów ich produkcji. Zamieszczone wyniki eksperymentów symulacyjnych pokazują, że zastosowanie zaproponowanych rozwiązań umożliwia efektywną pracę przetworników nawet w warunkach silnych zakłóceń.

EN

The paper presents a new method of elimination of harmonic interferences in so called intelligent cyclic A/D converters. The method employs the extended multi-dimensional version of the algorithm, which estimates simultaneously values of the input sample and amplitudes of in-phase and quadrature (I/Q) components of sinusoidal interference. Implementation of the extended algorithm in the intelligent cyclic A/D converters requires only insignificant changes in the digital part of the converter and does no increase their production costs. The results of selected simulation experiments show that application of the proposed solution enables efficient operation of the converters even in case of strong interferences.

6

Analityczne projektowanie i analiza charakterystyk nowej klasy potokowych przetworników A/C

Jędrzejewski K.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 8

65-70

PL

W artykule przedstawiono nowe podejście do projektowania potokowych przetworników analogowo-cyfrowych (PPAC). Zaproponowano nową zasadę potokowej konwersji próbek sygnału wraz z nową architekturą PPAC umożliwiającą przeprowadzenie jednoczesnej optymalizacji analogowych i cyfrowych bloków przetwornika. Wynikiem optymalizacji jest zwiększenie jakości konwersji poprzez efektywniejsze wykorzystanie komponentów przetwornika w porównaniu ze znanymi PPAC wykorzystującymi analogowe komponenty o podobnych parametrach. Przedstawiono również przykładowe wyniki analizy symulacyjnej wpływu parametrów poszczególnych komponentów przetworników, na całkowite charakterystyki nowych PPAC i ich porównanie z charakterystykami klasycznych PPAC.

EN

A new approach to design of pipeline analog-to-digital converters (PADC) is presented in the article. A new principle of pipeline conversion of signal samples with a new architecture of PADC enabling the simultaneous optimization of analog and digital components of converter is proposed. The result is an increase of conversion performance due to the more effective usage of the converter components in the proposed converter, in comparison with known PADCs employing the components with similar parameters. The selected results of simulation analysis of influence of components parameters on over all characteristics of the new intelligent pipeline ADC (IP ADC) and their comparison with characteristics of conventional PADC are also presented.

7

Wykorzystanie układów FPAA do budowy prototypowych przetworników analogowych-cyfrowych ΣΔ

Wawryn K., Suszyński R.

Pomiary Automatyka Kontrola

|

2007

|

R. 53, nr 7

12-14

PL

W artykule omówiono szybki i dający dobre rezultaty sposób weryfikacji projektowanych układów mieszanych, dedykowanych do wykonania w układach VLSI. Metoda wykorzystuje reprogramowalne układy analo-gowe FPAA, do konfiguracji i kolejnych rekonfiguracji prototypu budowanego systemu analogowo cyfrowego. Jako przykładową realizację zaprezentowano przetwornik analogowo-cyfrowy SD. Przedstawiono wybrane etapy projektu, modyfikacje prototypu oraz otrzymane pośrednie i końcowe wyniki pomiarów. Analogowe układy reprogramowalne mogą znaleźć zastosowanie dla szerokiej gamy układów dedykowanych do integracji w mieszanych układach scalonych VLSI.

EN

A prototyping method for designing mixed signal systems has been presented in the paper. The method is based on implementation of field programmable analog arrays (FPAA) to configure and reconfigure mixed signal systems. A SD analog digital converter (ADC) structure has been used as an example. The circuit characteristics have been measured and then the structure of the converter has been reconfigured to satisfy input specifications.

8

Wpływ parametrów dynamicznych komponentów na dokładność integracyjnych przetworników analogowo-cyfrowych

Nowiński M.

Elektronika : konstrukcje, technologie, zastosowania

|

2007

|

Vol. 48, nr 3

36-38

PL

W integracyjnych przetwornikach A/C wynik pomiaru określony jest zwykle przez relacje pomiędzy pewnymi parametrami czasowymi. Opóźnienia wprowadzane przez elementy składowe przetwornika wywołują odchyłki w czasach, co prowadzi do powstawania dodatkowych błędów, nie tylko zera bądź wzmocnienia, ale także liniowości. W przetwornikach precyzyjnych błędy dynamiczne mogą wręcz decydować o ogólnej dokładności.

EN

In Dual-Slope and others similar integrating analog-to-digital converters, conversion result depends on time-related output signal. All delays introduced of mainly analog components lead to additional errors, not only zero-offset, but also nonlinearity error. The paper presents discussion showing that such delays in some cases determines overall accuracy of the converter.

9

ADC and DAC modelling and testing - state of the art

Cruz Serra A., Daponte P., Michaeli L.

Metrology and Measurement Systems

|

2005

|

Vol. 12, nr 3

231-248

EN

The analog to digital front ends of measuring instruments affect crucially the interpretation of the signals acquired from the real world into the digital domain and their back presentation. The signal processing in the digital domain due to its stability meets usually the requirements on the uncertainty of the measuring instruments easily. ADCs and DACs influence dominantly the accuracy of instruments and limit the signal dynamics and their applicability. An exact error description and standardized testing methods are required by the end user. Moreover, the simplification of the error description by dominant error parameters is a permanent task for the metrologist and producers. This paper is aimed at providing a metrological overview of ADC and DAC topics by referring to their: i) architectures, ii) modelling and testing, and iii) standardization.

PL

Praca stanowi przegląd aktualnego stanu problematyki modelowania i testowania przetworników analogowo-cyfrowych (A/C) i cyfrowo-analogowych (C/A). Przedstawiono w niej modele błędów różnych typów przetworników A/C oraz standardowe i nowe metody testowania przetworników A/C i C/A z uwzględnieniem testów statystycznych i dynamicznych.

10

Przetworniki sigma-delta : uwagi malkontenta

Nowiński M.

Elektronika : konstrukcje, technologie, zastosowania

|

2005

|

Vol. 46, nr 4

43-47

PL

Mimo, że integracyjne przetworniki analogowo-cyfrowe o architekturze sigma-delta znane są od wielu już lat, z ich działaniem wiąże się sporo niejasności i niedomówień. W pewnej mierze dotyczy to nawet sposobu opisu przetworników, ale przede wszystkim powszechnego pomijania wpływu parametrów dynamicznych modulatora sigma-delta na charakterystykę konwersji. Tymczasem opóźnienia w pętli sprzężenia zwrotnego modulatora wywołują pojawienie się nieliniowości, i to zarówno o charakterze całkowym, jak i różniczkowym.

EN

Although sigma-delta integrating analog-to-digital converters are widely known and used for many years, some details of their operation are commonly not quite clear presented. The influence of loop delays upon metrological properties of the converter seems to be the main problem. The paper shows that loop delays in sigma-delta modulator lead to the integral nonlinearity, and in some cases even to the differential nonlinearity of the complete ADC.

11

Stanowisko pomiarowe do badania przetworników analogowo-cyfrowych z interfejsem użytkownika opracowanym w środowisku LabVIEW

Szermer M., Pietrzak P., Daniel M., Napieralski A.

Mikroelektronika i Informatyka : prace naukowe

|

2004

|

Z. nr 4

197-203

PL

W artykule przedstawiono stanowisko pomiarowe przeznaczone do badania wybranych parametrów przetworników analogowo-cyfrowych. W swej podstawowej wersji, zostało ono przystosowane do współpracy z rekonfigurowalnym przetwornikiem, zrealizowanym w Katedrze Mikroelektroniki i Technik Informatycznych. Wprowadzenie do tematu stanowi opis struktury badanego przetworniko. W dalszej części, omówiono rozwiązania sprzętowe wykorzystane w konstrukcji stanowiska pomiarowego składającego się z płytki pomiarowej PCB, badanego przetwornika oraz zainstalowanej w komputerze karty pomiarowej NI6025E. Przedstawiono aplikację opracowaną w środowisku LABVIEW. umożliwiającą m.in. konfigurację badanego przetwornika i analizę jego sygnałów wyjściowych oraz wyniki wstępnych pomiarów.

12

Realizacja przetwornika analogowo-cyfrowego o zwiększonej dokładności na układzie PSoC firmy Cypress

Nowiński M., Rudnicki T.

Elektronika : konstrukcje, technologie, zastosowania

|

2004

|

Vol. 45, nr 6

31-35

PL

Artykuł przedstawia krótko jeden z najpopularniejszych obecnie układów typu SLI (System Level Integration Circuits) - PSoC firmy Cypress, zawierający kompletny system w stosunkowo prostej i taniej strukturze, z obszernym asortymentem programowalnych bloków cyfrowych i analogowych. Programowalne bloki analogowe są bardzo ciekawe, ale ich parametry nie są najlepsze - wzmacniacze mają dość duże napięcie offsetu i nie mogą przetwarzać napięć bliskich potencjałowi masy. Dokładność przetworników A/C jest rzędu 0,05% (11-12 bitów). Przy większych dokładnościach niezbędne staje się stosowanie układów zewnętrznych.

EN

The paper presents one of the most polpular SLI (System Level Integration) ICs - Cypress'PSoC; complete system in one, relatively simple and cheap structure with a great variety of programmable digital and analog modules. Although programmable analog blocks are quite attractive, amplifiers possess relatively high offset error and, in general, all analog blocks do not work well with signals close to ground potential. Accuracy of analog-to-digital converters is on the level of about 0,05% (11-12 bits). If higher accuracy is needed, external circuits could be used.

13

Nadpróbkujące przetworniki analogowo-cyfrowe w przyrządach i systemach pomiarowych

Jackiewicz B.

Prace Przemysłowego Instytutu Elektroniki

|

1999

|

nr 138

5-74

PL

Dygitalizacja mierzonego sygnału bezpośrednio na początku toru pomiarowego z częstotliwością znacznie przekraczającą zakres widma tego sygnału, czyli tzw. nadpróbkowanie, jest istotnym krokiem zmierzającym do upowszechnienia cyfrowych metod przetwarzania. Wykonywanie przetworników nadpróbkujących nie wymaga realizacji kosztownych procesów technologicznych i może być dokonywane metodami, stosowanymi przy produkcji typowych układów półprzewodnikowych o dużym stopniu scalenia. Zastosowanie w przetwornikach nadpróbkujących modulatorów sigma-delta zapewnia możliwość uzyskiwania wysokiej rozdzielczości, osiągającej poziom 22 bitów, co odpowiada jednej czteromilionowej części zakresu przetwarzania. W publikacji przedstawiono zasadę działania nowoczesnych przetworników nadpróbkujących oraz opisano budowę przetworników, wytwarzanych specjalnie do zastosowań pomiarowych. Omówiono szczególne właściwości takich przetworników, a w szczególności występujące w nich strefy zmniejszonej skutecznej rozdzielczości, wywierające istotny wpływ na skuteczność kalibracji przyrządów i systemów, wykorzystujących przetworniki nadpróbkujące. Przedstawiono metody rozpraszania amplitud przetwarzanych sygnałów, stosowane do poprawiania skutecznej rozdzielczości i liniowości przetworników, opisując bardziej szczegółowo oryginalną metodę synchronizacji sygnału rozpraszającego z okresem uśredniania filtru cyfrowego, opracowaną w Przemysłowym Instytucie Elektroniki. W charakterze przykładu opisano zastosowanie przetwornika nadpróbkującego w nowym uniwersalnym multimetrze cyfrowym, wdrażanym do produkcji w OBRME "Metrol" w Zielonej Górze.

EN

Methods of designing of measurement instruments and systems with modem microelectronics oversampling sigma-delta analog to digital convertersare described in thepaper. Effective resolution of those converters are comparatively high, but their essential disadvantage are local peaks of quantization errors, observed for same specific values of stationary input signal. This peaks in the significant degree decreases effectiveness of automatic calibration procedures of the systems.It was established, that the best method of overcoming this unwanted phenomena is applying additional dithering signal to sigma-delta converter input. Effectiveness of two main topologies used for realization of this method are investigated in the paper: - Non-subtractive dithering, realized by means of analogue-generated stochastic dither signal with properly shaped frequency spectrum; - Self-subtractive dithering, realized by means by the auxiliary digital to analog converter, controlled by pseudo-random digit generator. It was established, that both method are advantageous, but subtractive dithering, realized by means ofpseudo-randomly generated signal, was the most effective. Example of application of the oversamnling sigma-delta converter in the universal high-resolution multimeter are also presented.