PL
 |
EN
Ograniczanie wyników
Czasopisma help
  1. 5 Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
  2. 4 MAM
  3. 4 Measurement Automation Monitoring
  4. 4 PAK
  5. 4 Pomiary Automatyka Kontrola
Więcej...
Autorzy help
  1. 5 Szplet R.
  2. 3 Jachna Z.
  3. 3 Zbierzchowski B.
  4. 2 Dworak P.
  5. 2 Kwiatkowski P.
Więcej...
Lata help
  1. 1 2019
  2. 2 2018
  3. 1 2017
  4. 2 2016
  5. 1 2013
Więcej...
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 27

Liczba wyników na stronie
first rewind previous Strona / 2 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  programmable devices
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 2 next fast forward last
1
Content available Laboratoryjny system cyfrowy programowany przez Ethernet oparty na magistrali SPI
Noga Krystyna Maria, Rabczuk Dorota
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
|
2019
|
Nr 65
111--114
PL
W artykule zaprezentowano cyfrowy system laboratoryjny oparty na magistrali SPI z mikrokontrolerem w roli urządzenia Master oraz różnymi urządzeniami Slave podłączonymi do magistrali (cyfrowy termometr, potencjometr, pamięć EEPROM, układ programowalny CPLD). Założeniem projektu jest stworzenie bazy sprzętowo-programistycznej dla rozwojowego systemu zdalnie sterowanego oraz programowanego przez Ethernet. Użytkownik przez stronę internetową ma możliwość wysłania żądania tcp/http dla urządzeń na magistrali SPI, a w odpowiedzi http otrzymuje informacje o stanie urządzeń. System jest przystosowany do zdalnego ładowania nowych wersji programu do pamięci mikrokontrolera po Ethernecie.
EN
The article presents a laboratory system based on SPI bus with a microcontroller as the Master device and various Slave devices connected to the Master over the SPI bus. The variety of digital devices with SPI interface enables the growth of the project. In the exemplary system several digital devices were used: a thermometer, an EEPROM memory, a potentiometer and a PLD structure. The PLD structure is chosen as Slave device on the bus to take advantage of its typical functionality: ability to perform fast arithmetical calculations. In order to inform of an alarm state the CPLD structure must use an external interrupt line to the microcontroller because Slave device cannot start a communication session over SPI bus. The microcontroller is chosen as Master device because it possesses various external interfaces especially Ethernet interface. The aim of the project is creating a remotely controlled system programmed over the Ethernet which can expand through connecting additional devices on the SPI bus and writing libraries for them. The Ethernet interface is used to load the microcontroller program over the Ethernet which gives the student the ability to remotely load and test the microcontroller software.
2
Content available Digital-to-Time Converter for pulse train generation based on Look-Up Tables in FPGA
Kwiatkowski P., Różyc K., Szplet R.
Measurement Automation Monitoring
|
2018
|
Vol. 64, No. 1
14--16
EN
A Digital-to-Time Converter (DTC) is presented which allows to generate pulse train with resolution of 250 ps within 32 ns operation range. The converter is implemented in off-the-shelf Spartan-6 Field-Programmable Gate Array (FPGA) device, manufactured by Xilinx in 45 nm CMOS technology. The design is implemented with the use of Look-Up Tables (LUT) as delay elements. “Manual” Place and Route (P&R) process was involved to improve conversion linearity. Developed DTC can be used to improve the functionality of time interval generators.
3
Content available An implementation of Rice coder on AVR platform
Wernik C., Ulacha G.
Measurement Automation Monitoring
|
2018
|
Vol. 64, No. 3
67--70
EN
In this paper the features of the Rice code and its performance by looking at the requirements for hardware resources are presented. The estimated bandwidth of the encoder was examined. An example implementation of the Rice coder on the AVR platform was also presented, using the Arduino UNO boards for this.
4
Content available Direct Digital Synthesizer based on Field Programmable Gate Array
Gasik K., Szplet R.
Measurement Automation Monitoring
|
2017
|
Vol. 63, No. 6
220--222
EN
We present the principle (Chapter 2), implementation (Chapter 3) and test results (Chapter 4) of direct digital synthesizer (DDS) that most modules, i.e. phase accumulator, ROM memory and optional amplitude control module are implemented in a digital Field Programmable Gate Array (FPGA) device. To obtain smooth shape of analog output signals the FPGA device is followed by a digital-to-analog converter (DAC) and low-pass filter (LPF). The developed DDS allows for generating signals with frequency up to 50 MHz and amplitude up to 1 Vpp. The frequency adjustment resolution is 1.9 kHz, while the amplitude adjustment step equals 61.04 µV. The use of programmable device allows for changing the size of tuning words to adapt the DDS parameters to requirements of particular application.
5
Content available remote Measurement subsystem for evaluation of local atomic clocks quality
Szplet R., Jachna Z., Różyc K., Kwiatkowski P.
Przegląd Elektrotechniczny
|
2016
|
R. 92, nr 11
39--42
EN
We present the design, implementation and test results of a new measurement system for continuous evaluation of atomic clocks quality and selection of the best one as a local reference clock that operation is coordinated with the governmental time scale created in National Metrology Institute. The described system is developed as a part of the project called Legal Time Distribution System performed within European program EUREKA.
PL
W artykule opisane są projekt, sposób realizacji oraz wyniki badań eksperymentalnych systemu pomiarowego do ciągłej ewaluacji jakości atomowych źródeł zegarowych i wyboru źródła referencyjnego, którego działanie jest koordynowane z urzędową skalą czasu. Opisany system został opracowany jako część projektu System Dystrybucji Czasu Urzędowego realizowanego w ramach europejskiego programu EUREKA.
6
Content available An implementation of binaural sound source localization in programmable devices
Łazoryszczak M., Wernik C.
Measurement Automation Monitoring
|
2016
|
Vol. 62, No. 12
396--398
EN
In this paper an example of hardware implementation of binaural sound source localization is presented. Using only two microphones, which correspond approximately to binaural hearing, limits the possibility of exact sound source localization. In contrast to human auditory system (HAS), only the angle of arrival determination is possible in implemented system. Moreover, the angle of arrival (AoA) could be determined here in a limited range of values located on a half-plane. First, the base formulas used by implemented algorithm are shown. Next, selected hardware platforms and peripheral modules are described. The VHDL tools for synthesis and implementation are used. Finally, resources consumed by hardware CPLD/FPGA implementation and selected test results are presented.
7
Content available Scalony licznik czasu z użyciem stempli czasowych
Szplet R., Perko K.
Pomiary Automatyka Kontrola
|
2013
|
R. 59, nr 8
839--841
PL
W artykule opisane są projekt oraz wyniki badań czterokanałowego licznika czasu zrealizowanego w układzie programowalnym Spartan-6 firmy Xilinx. W liczniku zastosowana została metoda stempli czasowych, w której w wyniku pomiaru uzyskuje się informację o chwilach czasowych pojawienia się impulsów wejściowych na wspólnej skali czasu. Zastosowanie zegara o częstotliwości 500 MHz umożliwiło uzyskanie względnie wysokiej rozdzielczości (2 ns) i precyzji pomiarowej licznika (poniżej 1 ns).
EN
This paper describes the design and test results of a four-channel time interval counter implemented in a programmable device Spartan-6 (Xilinx). The time stamps method has been applied (Fig. 1). In this method the measurement result delivers no information about the absolute value of the time interval between two input pulses, but carries information about the time moments of appearance of these pulses on a common time scale. This method, contrary to the conventional "start-stop" method, does not require resetting the time counter after each measurement. It eliminates the dead time and enables continuous measurements if a fast enough digital integrated circuit is used. Moreover, a multichannel time counter can be built without necessity to reproduce all blocks of a single-channel counter. It results in savings of the programmable logic resources. The main dis advantage of this method appears in difficulties of implementation. The most important seems to be a synchronization problem (Fig. 4), especially due to use of a high frequency clock signal (500 MHz). The use of such a clock makes it possible to obtain a relatively high resolution (2 ns without interpolation) and precision (less than 1 ns) of the counter. Flexibility of the method allows increasing the resolution and accuracy by using interpolation measurement channels.
8
Content available Możliwości wykorzystania układów programowalnych do przetwarzania obrazów uzyskiwanych z wykorzystaniem promieniowania rentgenowskiego
Gilewska G.
Prace Instytutu Elektrotechniki
|
2012
|
Z. 256
57-65
PL
W artykule zostaną przedstawione potrzeby analizy obrazów uzyskiwanych z wykorzystaniem promieniowania rentgenowskiego w wybranym zakresie radiografii cyfrowej stawów skokowych oraz możliwe metody komunikacji układów struktur programowalnych z aparaturą rentgenowską bądź komputerem. Otrzymane obrazy analizowano w zależności od ich parametrów oraz źródeł pochodzenia. Realizowano pomiary parametrów morfometrycznych stawu skokowego. Porównano parametry morfometryczne stawu skokowego w zależności od wieku oraz parametrów przetwarzania.
EN
The paper will be presented for analysis of images generated with the use of X-rays in the selected digital radiography of ankle joints. It will also set out possible methods of communication of programmable structures with the X-ray apparatus or computer. The acquired images were analyzed according to their parameters, and sources of origin. The author has realized measurements of morphometric parameters of the children's ankle joint. Morphometric parameters of the ankle joint were compared according to age of patients and parameters of image processing.
9
Content available remote Fluktuacje fazowe sygnału zegarowego wytworzonego w procesie cyfrowej syntezy częstotliwości
Frankowski R., Kowalski M., Zieliński M.
Przegląd Elektrotechniczny
|
2011
|
R. 87, nr 9a
95-100
PL
W referacie przedstawiono wyniki pomiarów fluktuacji fazowych sygnału zegarowego wytworzonego w procesie cyfrowej syntezy częstotliwości. Wykorzystano do tego celu dedykowane bloki DCM wbudowane w strukturze układu programowalnego FPGA Virtex4 XC4VFX12. Przeprowadzono badania mające na celu wybranie odpowiedniego trybu pracy tych bloków, aby uzyskać referencyjny sygnał zegarowy charakteryzujący się najmniejszym błędem losowym.
EN
The article presents, the results of the phase fluctuation measurements of the clock signal generated in the digital frequency synthesis process. For this purpose, dedicated DCM blocks embedded in the field programmable gate array Virtex4 XC4VFX12 structure are used. Measurements allowed to choose the appropriate mode of operation of these units to get the reference clock signal characterized by the smallest random error.
10
Content available remote Projektowanie i realizacja specjalizowanych sterowników ruchu drogowego w reprogramowalnych strukturach logicznych
Firląg K.
Prace Naukowe Politechniki Warszawskiej. Transport
|
2011
|
z. 77
27-43
PL
W artykule przedstawiono ważną rolę, jaką pełnią w systemach sterowania ruchem drogowym sterowniki lokalne. Wzrost wymagań stawianych tym sterownikom powoduje poszukiwanie nowych sposobów realizacji urządzeń sterowania ruchem drogowym. Do powstania nowych rozwiązań przyczynia się rozwój technologiczny i wprowadzenie do powszechnego użytku układów programowalnych. Połączenie tych zagadnień pozwoliło na budowę specjalizowanych sprzętowych sterowników ruchu drogowego w technice SoC. W artykule przedstawiono główne punkty i założenia metody realizacji urządzeń sterowania ruchem drogowym w formie specjalizowanych urządzeń programowalnych, obejmujące specyfikację modeli urządzeń sterowania w językach opisu sprzętu z wykorzystaniem grafów przejść automatów skończonych, gdzie wprowadzenie hierarchiczności wyeliminowało płaskość modelu. Przedstawiono również założenia weryfikacji modeli urządzeń oraz elementy analizy niezawodnościowej.
EN
The article indicates a key role of local traffic controllers in the system of road traffic control, emphasizing at the same time the increasing requirements that these devices are presented with resulting from constantly growing road traffic intensity. The article indicates the need for realization of road traffic control devices in the form of specialized controllers realized as single-system devices of SoC type with the use of programmable devices. Merits of such a realization have been pointed out. After the analysis of formal specification models of digital controllers, a finite automaton with FSM memory has been chosen for realization of model controller. Additional extension of the model by hicrarchization eliminated flatness of the model. The paper includes methods of testing digital traffic control devices. The paper focuses on the tests of control devices which are realized in programmable logic devices FPGA. For the obtained prototype of traffic control devices reliability measures have been calculated.
11
Content available remote Szybkie prototypowanie struktur układów regulacji temperatury w sterownikach programowalnych
Pietrusewicz K., Dworak P., Misztal H.
Przegląd Elektrotechniczny
|
2010
|
R. 86, nr 5
304-306
PL
W pracy przedstawiono zagadnienie mechatronicznego podejścia do projektowania złożonych układów regulacji temperatury z użyciem nowej klasy narzędzi dostępnych dla celów szybkiego prototypowania algorytmów sterowania implementowanych docelowo w ramach funkcji deterministycznych wielozadaniowych systemów operacyjnych czasu rzeczywistego. Ponadto przedstawiono wyniki badań symulacyjnych Hardware-in-the-loop przyjętych w pracy modeli stref grzejnych wytłaczarki tworzywa sztucznego oraz wyniki porównawczych badań HIL odpornego układu Model-Following Control [1] na tle klasycznego jednopętlowego układu regulacji z regulatorem PID, w ramach funkcji sterujących programowalnego sterownika automatyki firmy Bernecker&Rainer.
EN
In the paper an innovative method for rapid prototyping of control algorithms, called automatic code generation, within the Programmable Logic Controllers has been described. The mechatronic approach to research and development of temperature control algorithms is also given here. The presented solutions have been implemented within the multi-tasking deterministic real-time operating system Automation Runtime from Bernecker&Rainer. Also the Hardware-in-the-loop simulation results are shown in the paper. The exemplified test results lend a great support to the technique of Model-Following having been developed.
12
Porównanie metod dynamicznej rekonfiguracji analogowych oraz cyfrowych matryc programowalnych
Mocha J.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
Vol. 51, nr 9
55-58
PL
W artykule przedstawiono zestawienie najistotniejszych różnic i podobieństw w mechanizmach oraz dostępnych metodach dynamicznej częściowej rekonfiguracji (ang. partial dynamie reconfiguration) programowalnych matryc analogowych FPAA oraz cyfrowych układów programowalnych FPGA. Dynamiczna częściowa rekonfiguracja układów programowalnych oferuje projektantowi niespotykane dotychczas możliwości efektywnego wykorzystania zasobów układu programowalnego oraz możliwości konstrukcyjne, np. budowę układów adaptacyjnych.
EN
The paper presents a summary of the most important differences and similarities between mechanisms, and available methods of partial dynamic reconfiguration in Field Programmable Gate Arrays (FPGA-s), and Field Programmable Analog Arrays (FPAA-s). Dynamic partial recinfiguration offers the designer new possibilities of efficient utilisation of resources in a programmable device, and enables implementation of new methods and approaches, not available so far, e. g. adaptive algorithms.
13
Content available remote Szybkie prototypowanie złożonych struktur układów regulacji temperatury w sterownikach programowalnych - implementacja odpornego układu Model-Following Control
Pietrusewicz K., Dworak P., Misztal H.
Zeszyty Naukowe. Elektryka / Politechnika Łódzka
|
2009
|
z. 118
63-70
PL
W pracy przedstawiono zagadnienie mechatronicznego podejścia do projektowania złożonych układów regulacji temperatury z użyciem nowej klasy narzędzi dostępnych dla celów szybkiego prototypowania algorytmów sterowania implementowanych docelowo w ramach funkcji deterministycznych wielozadaniowych systemów operacyjnych czasu rzeczywistego. Ponadto przedstawiono wyniki badań symulacyjnych Hardware-in-the-loop przyjętych w pracy modeli stref grzejnych wytłaczarki tworzywa sztucznego oraz wyniki porównawczych badań HIL odpornego układu Model-Following Control [1] na tle klasycznego jednopętlowego układu regulacji z regulatorem PID, w ramach funkcji sterujących programowalnego sterownika automatyki firmy Bernecker&Rainer.
EN
In the paper an innovative method for rapid prototyping of control algorithms, called automatic code generation, within the Programmable Logic Controllers has been described. The mechatronic approach to research and development of temperature control algotihms is also given here. The presented solutions has been implemented within the multi-tasking deterministic real-time operating system Automation Runtime from Bernecker&Rainer. Also the Hardware-in-the-loop simulation results are shown in the paper. The exemplified test results lend a great support to the technique of Model-Following having been developed.
14
Realizacja układu do kryptoanalizy szyfrów opartych na krzywych eliptycznych w strukturach reprogramowalnych
Orkiszewski M., Wojciechowski T., Majkowski P., Rawski M., Wojtyński M., Staworko M.
Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne
|
2009
|
nr 2-3
68-73
PL
Opisano jednostkę sprzętową służącą do efektywnego rozwiązywania zagadnienia logarytmu dyskretnego na krzywych eliptycznych zdefiniowanych nad ciałem GF(2n) za pomocą równoległej wersji algorytmu rho Pollarda. Rozwiązanie tego zagadnienia umożliwia ataki kryptoanalityczne na szyfry oparte na krzywych eliptycznych. Zaprezentowano wyniki implementacji oraz zbadano efektywność obliczeń.
EN
This paper describes hardware unit designed for effective solving Elliptic Curve Discrete Logarithm Problem using parallel version of rho Pollard's algorithm. Solving this problem allows cryptanalytic attacks on Elliptic Curve Cryptosystems. In the paper results of system implementation are presented, also effectiveness of calculations are analyzed.
15
Content available Automatyczna implementacja programowo-sprzętowa algorytmów sterowania w układach FPGA
Petko M., Lubieniecki M., Staworko M.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 5
297-300
PL
W artykule przedstawiono procedurę sprzętowo-programowej implementacji algorytmów sterowania w systemie w układach programowalnych opartej na automatycznej generacji kodu części sprzętowej i programowej ze schematu Simulinka. Opracowany generator kodu umożliwia syntezę komponentów sprzętowych, kompilację programu z interfejsami części sprzętowej dla mikroprocesora typu soft-core oraz dokładną symulację zaimplementowanego algorytmu w Simulinku. Metodologia i narzędzie zostały zweryfikowane na przykładzie sterownika robota równoległego.
EN
The paper presents a procedure of control algorithms hardware-software implementation in a System-on-a-Programmable-Chip based on automatic generation of a code for hardware and software parts and their interfaces from a Simulink model. The developed code generator allows for synthesis of hardware components, compilation of a program with hardware interfaces for the soft-processor and accurate simulation of the implemented algorithm in Simulink. The methodology and tools were verified in a case study of a parallel robot control algorithm. Section 2 contains assumptions for the procedure, Section 3 - its description. Section 4 covers the automation method and describes functions of the code generator software. The automated design flow that includes the code generator is shown in Fig. 2. The code generator products and their use are presented in Fig. 3. The example of the parallel robot controller implementation is given in Section 5. The robot control algorithm scheme in Simulink is presented in Fig. 4. The obtained results show that the differences between the values of the control signal produced in FPGA and those in Simulink (Fig. 5) are smaller than the resolution of the output digital-to-analog converter. It proves that the considered procedure and code generator software correctly transformed the control system from the Simulink scheme. The presented tool enables fast, error free FPGA implementation of control algorithms specified on a high level of abstraction.
16
Content available remote Structural decomposition of microprogrammed controllers
Wiśniewski R., Barkalov A.
Electronics and Telecommunications Quarterly
|
2009
|
Vol. 55, No 2
215-241
EN
The paper focuses on the structural decomposition of control units. Eight methods of compositional microprogram control units are described and compared. Proposed solutions can be divided into two main groups. The first one deals with CMCUs with mutual memory, where the internal code of the controller is recognized by the microinstruction address. The second group of presented methods is based on control units with sharing codes, where the microinstruction address is formed as a concatenation of codes generated by the counter and by the register. The aim of all proposed solutions is to reduce the number of logic blocks of the destination programmable device.
17
Content available Implementacja w układach FPGA operacji eksponenty dla liczb w standardzie IEEE-754 o podwójnej precyzji
Wielgosz M., Jamro E., Wiatr K.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 5
126-128
PL
W artykule przedstawiono implementację operacji obliczania eksponenty o podwójnej precyzji obliczeń w układach FPGA. Zaproponowano metodę tablicowo - aproksymacyjną, dla której wykorzystano 3 niezależne tablice 512´64-bity do obliczenia 27 najstarszych bitów mantysy oraz aproksymacje wielomianową ex"1+x dla pozostałych bitów mantysy. Wyniki implementacji pokazują że proponowany moduł zajmuje około 7.5% układu Virtex-4 LX200.
EN
This paper presents FPGA implementation of exponent operation in double precision format. A mixture of Look-Up Table (LUT) and approximation methods was employed. Twenty seven most significant bits of input mantissa are calculated employing 3 independent LUTs, the rest input bits are calculated by approximation: ex"1+x. Implementation results in roughly 7.5% occupation of Virtex-4 LX-200.
18
Content available Implementacja algorytmu szkieletyzacji w układzie FPGA
Świerczek B., Kasperek J., Rajda P. J.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 7
75-77
PL
Artykuł przedstawia sprzętową implementację algorytmu szkieletyzacji w układzie FPGA Virtex II firmy Xilinx. Szkieletyzacja jest operacją mającą na celu wyodrębnić osiowe punkty - szkielety figur w analizowa-nym obszarze - który można zdefiniować jako zbiór wszystkich punktów równoodległych od co najmniej dwóch punktów należących do jej brzegu. Operacja szkieletyzacji jest wykorzystywana w systemie wizyjnym realizującym detekcję granic lewej komory serca na podstawie wyników badania echokardiograficznego, do wyznaczania bazy i osi głównej lewej komory. W artykule przedstawiano szczegóły implementacji, wnioski z przeprowadzonych prac a także możliwości rozwiązań zrównoleglenia algorytmu.
EN
The proposed paper presents the implementation of the image skeletonization algorithm in a high capacity Virtex II FPGA device. Presented work is a part of the image processing system dedicated to left ventricle parameters detection based on echocardiographic image data. Skeletonization is a transformation of a component of a digital image into a subset of the original component. This paper refers skeletonization algorithm defined by thinning approaches. Motivation for interest in skeletonization algorithm computation is the need to simplify the echocardiographic image shape in order to find the left ventricle main axis for further quantitative analysis - Fig. 3. Module hardware implementation details, achieved timing parameters as well as speed enhancement possibilities are discussed in the proposed text.
19
Content available Metodyka sprzętowej akceleracji obliczeń w środowisku obliczeniowym komputerów dużej mocy
Pietroń M., Russek P., Wiatr K.
Automatyka / Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie
|
2007
|
T. 11, z. 3
149-156
PL
W środowisku komputerów dużej mocy obliczeniowej sprzętowa akceleracja obliczeń jest zagadnieniem relatywnie nowym. Oczywiście technika sprzętowej akceleracji rozumiana jako zastosowanie do określonych zadań obliczeniowych specjalnie zaprojektowanych architektur jest od dawna znana i stosowana w innych obszarach przetwarzania danych. Jednak nieprzerwany rozwój w dziedzinie technologii półprzewodnikowej oraz w obszarze narzędzi do projektowania sprzętu doprowadził do możliwości stosowania tej techniki do zadań tradycyjnie zarezerwowanych dla systemów dużej mocy obliczeniowej. Artykuł prezentuje stosowane przez autorów techniki i metody, dzięki którym możliwe jest osiągnięcie większej wydajności obliczeniowej poprzez wspomaganie realizowanych algorytmów za pomocą specjalnie projektowanych akceleratorów sprzętowych.
EN
In the area of high performance computing hardware acceleration is relatively new method. Undoubtly utilization of custom hardware is well known and widely used in several areas of digital systems. Beside that constant progress in the field of reconfigurable devices and EDA tools enhancement lead to the opportunity to use reconfigurable hardware based acceleration techniques in the area traditionally occupied by general purpose processors. This paper presents some methods used by authors to get higher computation power in scientific computation thanks to custom hardware implemented in programmable devices.
20
Content available remote Nauczanie układów programowalnych w KAO
Noga K. M., Radwański M.
Zeszyty Naukowe Akademii Morskiej w Gdyni
|
2006
|
nr 55
132-147
PL
Zmiany konstrukcji cyfrowych układów scalonych, których rozwój nastąpił w ostatnim czasie, wymuszają wprowadzenie nowych elementów do dydaktyki techniki cyfrowej. Obok standardowych elementów scalonych coraz szerzej oferowane są układy programowalne, konfigurowane w systemie przez użytkownika końcowego. W artykule przedstawiono języki opisu sprzętu, wyposażenie laboratorium i oprogramowanie wykorzystywane w procesie dydaktycznym w Katedrze Automatyki Okrętowej w Gdyni.
EN
The paper describes equipment and software taken advantage in digital technique didactic process. The newest technological solutions require introduction of topics related with programmable devices to instructing. Hardware description languages, equipment and software used during didactic occupancy is presented.
first rewind previous Strona / 2 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.