PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 6

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  parallel data processing
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote Technology of Real-World Analyzers (TAUR) and its practical application
Jung J., Kiełbik R., Hałagan K., Polanowski P., Sikorski A.
Computational Methods in Science and Technology
|
2020
|
Vol. 26, No. 3
69--75
EN
The article describes the most important details of the project for reconfigurable construction of dedicated electronic machines intended for performing analyses of phenomena that occur in multi-component systems containing at least several million mutually interacting elements. Devices built in the presented technology can be characterized by the use of reconfigurable integrated circuits, spatial construction ensuring scalability, a redundant panel system as well as specially developed data transmission and work control systems. Machines work in a parallel manner and can solve problems in various fields of science and technology by competing with the speed of data processing with the latest supercomputing systems. As an example, we present details of the ARUZ machine containing 26,000 FPGAs, which was made using this technology.
2
Content available remote From the Dynamic Lattice Liquid Algorithm to the Dedicated Parallel Computer – mDLL Machine
Jung J., Kiełbik R., Rudnicki K., Hałagan K., Polanowski P., Sikorski A.
Computational Methods in Science and Technology
|
2018
|
Vol. 24, No. 4
235--247
EN
The designing, production and testing of the mDLL machine led to the development of such a structure in which operational cells (e.g. KDLL) were located in the nodes of a three-dimensional torus network and the device was scalable. Thus, the future expansion of this device with additional Printed Circuit Boards (PCB) will not result in lengthened wire connections between Field-Programmable Gate Arrays (FPGA) or slow down the operation of the machine. The conducted tests confirmed the correctness of the adopted design assumptions and showed that by using mDLL one can effectively perform molecular simulations. Despite some structural shortcomings, the mDLL machine was a prototype that has already been sufficiently tested to allow the technology used in it to be used to build a device with a number of 1 million to 5 million KDLL cells. Such a device would already be suitable for simulating multi-particle systems with unprecedented speed.
3
Content available remote Od algorytmu dynamicznej cieczy sieciowej do dedykowanego komputera równoległego II – maszyna mDLL
Jung J., Kiełbik R., Rudnicki K., Polanowski P.
Przegląd Elektrotechniczny
|
2017
|
R. 93, nr 11
162--170
PL
W artykule opisano złożenia projektowe, budowę i realizację maszyny przeznaczonej do symulacji zjawisk zachodzących w wieloskładnikowych układach molekularnych. Przedstawiony system elektroniczny zbudowano przy użyciu programowalnych układów scalonych FPGA (w j. ang. Field Programmable Gate Array). W maszynie zaimplementowano model dynamicznej cieczy sieciowej (ang. dynamic lattice liquid - DLL) i wykonano testy jej działania.
EN
The article describes the assumption of design, construction and implementation of a machine intended to simulate the phenomena occurring in complex molecular systems. Presented electronic system was built with the Field Programmable Gate Array (FPGA). In the machine was implemented a model of Dynamic Lattice Liquid (DLL) and the tests of the device operation was performed.
4
Content available The modular principles of parallel pipeline information processing
Selianinau M.
Prace Naukowe Akademii im. Jana Długosza w Częstochowie. Technika, Informatyka, Inżynieria Bezpieczeństwa
|
2017
|
T. 5
147--153
EN
In the present paper, we deal with the methodology of implementation of the modular arithmetic algorithms using the parallel-pipeline residues summation blocks with respect to the bases of modular number system. These summation blocks are the main structural elements of high-speed modular operating devices, they provide high throughput performance of input data sets and are oriented to the wide application of VLSI chips.
PL
W niniejszym artykule omówiono metodologię implementacji algorytmów arytmetyki modularnej przy wykorzystaniu równolegle potokowych bloków sumowania reszt w odniesieniu do podstaw modularnego systemu liczbowego. Te bloki sumujące są głównymi elementami strukturalnymi wysokowydajnych modularnych urządzeń obliczeniowych, one również zapewniają wysoką wydajność przepustowości zestawów danych wejściowych i są zorientowane na szerokie zastosowanie układów scalonych VLSI.
5
Ocena szybkości i efektywności obliczeń wybranych systemów komputerowych w zakresie obciążeń impulsowych
Panowicz R.
Modelowanie Inżynierskie
|
2015
|
T. 26, nr 57
47--53
PL
W artykule przedstawiono wyniki badań szybkości i efektywności obliczeń w zależności od liczby równocześnie prowadzonych obliczeń i liczby rdzeni na których obliczenia te są prowadzone. Rozważono typowe przypadki z zakresu dynamiki dla wybranych systemów komputerowych. Przedstawiono wyniki analiz szybkości i efektywności systemów obliczeniowych dla testu Taylora oraz obciążenia falą ciśnienia pochodzącą z detonacji materiału wybuchowego za pomocą funkcji ConWep deflektora. Przedstawiono również wyniki dla przypadku stosowanego do oceny najszybszych komputerów. W przypadku testu Taylora i obciążenia falą ciśnienia deflektora przebadano również wpływ liczby elementów na szybkość obliczeń.
EN
The paper presents the results of computation speed and efficiency based on a number of calculations performed at the same time and on a number of cores on which the calculations are carried out. Typical cases of numerical analysis of dynamic phenomena for the selected computer systems are considered. The results of speed and efficiency analyses of computing systems for the Taylor test and a blast wave interacting with the deflector is presented. The ConWep function is used to model the blast wave. The paper presents also the results for the case applied for evaluation of hi-tech computers. In the case of the Taylor test and the blast wave interacting with the structure, an influence of a number of elements on the speed of calculations is examined, too.
6
Content available Parallel data processing in a 3-channel integrated time-interval counter
Jachna Z., Szplet R., Kwiatkowski P., Różyc K.
Measurement Automation Monitoring
|
2015
|
Vol. 61, No. 7
308--310
EN
In this paper, we discuss an issue of parallel data processing in multichannel time interval counters (TICs). Particularly we analyze this problem within the framework of a 3-channel TIC developed for the international project Legal Time Distribution System (LTDS). The TIC provides the high measurement precision (< 15 ps) and wide range (> 1s) that are obtained by combining reference clock period counting with in-period interpolation. A measurement process consists of three main stages: (1) events registration, (2) data processing and (3) data transfer. In the event registration stage all input events are identified and registered with related unique timestamps based on a consistent time scale. To achieve high measurement precision, the stream of timestamps is then processed using actual transfer characteristics of the TIC and offset values of all measurement channels. We describe the concept of parallel data processing and its implementation in a Spartan-6 FPGA device (XC6SLX75, Xilinx).
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.