Wyniki wyszukiwania - BazTech

1

Modelowanie zmiany programu sygnalizacji za pomocą hierarchicznych grafów przejść automatów skończonych

Kawalec P., Krukowicz T.

Logistyka

|

2011

|

nr 6

PL

Artykuł opisuje zagadnienia związane z modelowaniem zmiany programów sygnalizacji podczas realizacji opisu sterowników sygnalizacji świetlnej za pomocą języków opisu sprzętu. Zawarto w nim zagadnienia wymagań formalnych dla programów przejściowych, zagadnienie określenia liczby programów niezbędnych dla prawidłowego funkcjonowania sterownika oraz weryfikacji poprawności przyjętych założeń. Informacje przedstawione w artykule są oparte na projekcie algorytmu sterowania dla rzeczywistego skrzyżowania.

EN

The paper discribes problems of modelling of changing control program while describing traffic lights controllers with hardware description language. It discusses issues of formal requirements for interchange programs, determination of a number of programs necessary for proper controller operation as well as verification of assumptions. The baseline information for the paper was the design of traffic conrol algorithm for a real road crossing in Warsaw.

2

Modelowanie automatów synchronicznych w języku VHDL pod kątem efektywnego wykorzystania niezależnych narzędzi syntezy

Czerwiński R., Kulisz J.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

Vol. 50, nr 2

77-82

PL

Artykuł dyskutuje pewne zagadnienia opisu automatów sekwencyjnych w języku opisu sprzętu VHDL, a w szczególnie problem połączenia syntezy logicznej wykonywanej w narzędziu niezależnym z syntezą fizyczną wykonywaną w oprogramowaniu komercyjnym, dostarczanym przez producenta układów programowalnych. Ze względu na czytelność i przenaszalność najbardziej atrakcyjnym sposobem wprowadzenia projektu po syntezie logicznej do narzędzia komercyjnego powinien być opis w języku opisu sprzętu, dokonany na możliwie najwyższym poziomie abstrakcji. Ponieważ narzędzia komercyjne mogą głęboko ingerować w logiczną strukturę projektu, opis behawioralny, połączony z kodowaniem stanów zdefiniowanym przez projektanta, nie zapewnia optymalnej jakości syntezy. Autorzy proponują styl opisu, który jest przenaszalny i czytelny, a jednocześnie umożliwia efektywne przeprowadzenie syntezy fizycznej w systemach komercyjnych. Wyniki eksperymentów dowodzą, że zaproponowana metoda opisu, wraz z odpowiednią metodą kodowania stanów wewnętrznych, prowadzą do redukcji powierzchni układów CPLD, w których realizowany jest automat sekwencyjny.

EN

The paper discusses certain issues concerning FSM description in an HDL, and in particular the problem of combining logic synthesis performed in vendor-independent tools with physical synthesis performed in commercial tools, supplied by PLD vendors. Because of its clarity and portability, a textual description in an HDL seems to be the most attractive way of porting the project to a commercial tool, after the logic synthesis stage. The description should use the highest possible level of abstraction. Because commercial software can in many cases "destroy" logical structure generated by independent tools, behavioural description combined with user-defined state coding doesn't provide optimal quality of synthesis. The authors propose a style of FSM modelling, that is still portable and readable, and enables effective physical synthesis in commercial tools. The method was verified for CPLD circuits. Experimental results prove that the proposed style of description, combined with an appropriate state coding, leads to more effective synthesis with regards to logic resources used.

3

Generator opisów VHDL bloków operacyjnych działających w arytmetyce ułamkowej

Maslennikow O., Ratuszniak P., Sergiyenko A.

Pomiary Automatyka Kontrola

|

2008

|

R. 54, nr 8

514-516

PL

W niniejszej pracy przedstawiono generator opisów VHDL potokowych bloków operacyjnych działających w arytmetyce ułamkowej (RFA) i przeznaczonych do implementacji w nowoczesnych układach FPGA, mających wbudowane bloki mnożące i/lub DSP. Badania autorów świadczą o mniejszej złożoności sprzętowej jednostek arytmetycznych RFA, wykonujących operacje dodawania i/lub mnożenia i/lub dzielenia w porównaniu z analogicznymi jednostkami operującymi na liczbach stałoprzecinkowych (przy zachowaniu wymaganej dokładności i wydajności obliczeń). Podstawowymi parametrami generatora są: rodzaj operacji arytmetycznej, szerokość danych wejściowych i wyjściowych oraz liczba stopni w potoku.

EN

In this paper, the IP-core generator is proposed, which produces the VHDL description of the arithmetic units operating in rational fraction arithmetic (RFA). Due to RFA, the hardware complexity of the new arithmetic units, which must perform for example the addition or multiplication or division operations, is much lower in comparison with complexity of the similar fixed-point arithmetic units (with the same precision and performance). The architectures of the target RFA units are pipelined and are adapted to the internal structure of the modern reconfigurable devices (like to Xlinx Virtex 4 or Altera Sratix II devices), and use the built-in 18-bit multipliers or DSP blocks. The main tuned parameters of the proposed soft-generator are the type of arithmetic operation, for example addition, multiplication, division, square rooting, RFA to fixed-point format conversion (see tab. 2), the input and output data width, as well as the number of the pipeline stages in the target arithmetic unit.

4

Metodyka budowy specjalizowanych układów SRD w językach opisu sprzętu

Firląg K., Kawalec P.

Prace Naukowe Politechniki Warszawskiej. Transport

|

2007

|

z. 62

111-119

PL

W artykule przedstawiono problematykę budowy specjalizowanych układów sterowania ruchem drogowym w językach opisu sprzętu. Dokonano prezentacji narzędzi do projektowania i realizacji urządzeń cyfrowych w programowalnych strukturach logicznych. na przykładzie sterownika lokalnego ruchu drogowego przedstawiono metody specyfikacji urządzeń sterowania ruchem w jezyku VHDL, ze szczególnym uwzględnieniem metod i narzędzi weryfikujących ich poprawność. Zaprezentowano proces przejścia z opisu funkcjonalnego układu do jego rzeczywistego modelu oraz sposób realizacji prototypu urządzenia. Dla otrzymanego prototypu sterownika ruchu drogowego wyznaczono parametry niezawodnościowe.

EN

In the article a methodology of building specialized traffic control devices in hardware description language has been presented. Computer aided design and building tools to digital devices in programmable logic devices have been presented. Methods of local traffic control device specification written in VHDL language has been presented, with special attention paid on methods and tools used to verify validity of methods mentioned above. Tha stage of transition from functional description into real model and the method of building a device prototype have been presented as well. For the obtained prototype of traffic control devices reliability measures have been calculated.

5

Język VHDL w systemach projektowania układów cyfrowych dla modułów PLD/FPGA

Borowski-Dobrowolski W., Skrzeszewski T., Zbierzchowski B.

Przegląd Telekomunikacyjny + Wiadomości Telekomunikacyjne

|

1999

|

nr 4

215-221

PL

Opisano podstawowe zasady specyfikacji układów cyfrowych za pomocą języka VHDL oraz uproszczoną wersję tego języka - Basic VHDL, stosowaną w komputerowym systemie projektowania LOG/iC2. Przedstawiono przykłady opisu oraz możliwości wykorzystania języka do opisu złożonych układów cyfrowych w telekomunikacji.

EN

Basic rules of digital circuit specification in VHDL are presented, as well as simplified version of this language - Basic VHDL, used in CAD system LOG/iC. Some examples of description and possibilities of using VHDL for description of complex digital circuits in telecommunications are presented.