Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Powiadomienia systemowe
  • Sesja wygasła!

Znaleziono wyników: 8

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  hardware description languages
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
PL
W artykule omówiona została koncepcja wykorzystania języków opisu sprzętu do specyfikacji funkcji zależnościowych urządzeń sterowania ruchem kolejowym. Przegląd stosowanych rozwiązań pokazuje, że nie istnieje metoda opisu zapewniająca jednolitą platformę specyfikacji dyskretnych układów sterowania w kolejnictwie. Obecnie wykorzystywane metody nie oferują również możliwości statycznej i dynamicznej weryfikacji wykonanego układu. Proces projektowania przy użyciu proponowanej metody zaprezentowany został na przykładzie specyfikacji algorytmu działania pojedynczego modułu dla geograficznego systemu zależnościowego, tworzonego w języku VHDL. Zastosowanie symulatorów logicznych w procesie weryfikacji projektu pozwoliło na wykonanie symulacji potwierdzających poprawność działania modelu. Na podstawie tak wykonanej specyfikacji pokazano zalety wykorzystania wspomagania komputerowego w postaci wszechstronnego pakietu przeznaczonego do tworzenia w językach HDL.
EN
This paper presents several issues concerning computer aided specification of railway interlocking functions using hardware description languages. The review of currently used methods shows that none of them can provide a uniform design platform for railway applications, capable of static and dynamic verification of the design. The proposed design process is shown on an exemplary specification of a geographical interlocking module algorithm, written in VHDL. With the use of logic simulators it was possible to verify correctness of the description. The article presents various advantages of utilizing both hardware description languages and computer aided design software.
PL
Narzędzia do projektowania bazujące na opisie HLL są już powszechnie dostępne dla projektantów struktur rekonfigurowalnych. Ciągle jednak, problemem jest wydajność osiągana przez dostępne rozwiązania. Aktualne i potrzebne jest więc porównywanie rozwiązań i poszukiwanie tych, które w określonych zastosowaniach sprawdzają się najlepiej. Artykuł porównuje dwie realizacje potokowego algorytmu CORDIC. Autorzy dzielą się swoimi wynikami oraz wnioskami i spostrzeżeniami, które powstały w toku realizacji obu implementacji.
EN
A design of hardware architectures using high level description languages becomes more and more popular in common engineering practice regarding science and technology. Design entry tools that accept a hardware description similar in syntax to ANSI C are commonly avaliable for designers of reconfigurable structures. Hovewer, despite maturity of those tools, performance is still a problem if compared to RTL de-scriptions which can be entered if languages such as Verilog and VHDL are used. Thus, comparing and evaluating the mentioned styles of hardware pro-gramming seems to be necessary and up-to-date. That can lead to a common knowledge what tools and languages are best for particular pur-poses. This paper presents a comparison of two implementaions of a CORDIC algorithm which were performed on the SGI RASC reconfigurable platform. The implementations were described both in VHDL and a high level style hardware language: Mitrion-C. The authors present the results, remarks and conclusions which arose during the process of creation of both implementations.
EN
Rapidly increasing complexity of electrical designs in automotive applications leads to growing role of system level modeling and simulation techniques in the design verification. This kind of verification requires integration of models describing system behavior at various fidelity levels: from behavioral control blocks to single device electrical models. Growing interest in power electronics applications due to hybrid vehicles developments has become another challenge for modeling and simulation engineers. This papers describes combination of various modeling techniques - from state diagrams to transistor level modeling - which allow time efficient and accurate representation of both steady-state and transient response (including self-heating effects) of a complex power electronics system in automotive applications.
PL
Gwałtownie rosnąca złożoność układów elektronicznych stosowanych w układach elektroniki samochodowej wymaga stosowania nowoczesnych technik modelowania i symulacji. Model urządzenia elektrycznego musi zapewniać wymaganą dokładność i jednocześnie gwarantować akceptowalny czas niezbędny do przeprowadzenia symulacji jego działania. Pociąga to za sobą konieczność modelowania na różnych poziomach abstrakcji, począwszy do modelu na poziomie fizycznym, poprzez model na poziomie połączeń między podstawowymi blokami funkcyjnymi, po model na poziomie systemowym. Dzięki temu można opracować bardzo wydajny i dokładny model symulacyjny wielofazowej przetwornicy prądu stałego uwzględniający zjawiska związane ze zmianą parametrów układu związane z nagrzewaniem się wybranych elementów.
PL
W referacie na przykładzie modułu przejazdowego (ang. Level crossing) zaproponowano modelowanie funkcjonalności Euro-Interlocking'u. Jednocześnie zaprezentowano odmienne podejście do problemu tworzenia opisu europejskiego systemu zależnościowego. Dla prezentowanego modelu przedstawiono proces jego opracowania rozpoczynający się od specyfikacji na poziomie podstawowych funkcjonalności, przez budowę struktury hierarchicznej całego modułu aż po wykorzystanie modelu do badań.
EN
The paper deals with the modelling of Euro-Interlocking's functionality exemplified by level crossing. Moreover, a different approach to the problem of creating this system's description has been presented. The whole process of creating the model has been introduced, concerning the specification of its basic functionality, the creation of the hierarchical structure and the application of the model to research.
PL
Artykuł porusza kluczowe zagadnienia związane z projektowaniem filtrów cyfrowych o pożądanej liniowej charakterystyce fazowej. Autorzy zaproponowali własną metodologię implementacji filtrów typu SOI oraz NOI. Następnie uzyskane rezultaty (struktury filtrów) zostały przeanalizowane teoretycznie pod kątem ich złożoności obliczeniowej. Wyniki tej analizy zostały zweryfikowane poprzez syntezę sprzętową struktur SOI oraz NOI w programowalnych układach logicznych typu FPGA. Dokonana została optymalizacja pod kątem jak najefektywniejszego wykorzystania dostępnych zasobów. Do realizacji użyto nowoczesne środowisko do modelowania i symulacji układów Active-HDL, które umożliwia współpracę z programem MATLAB.
EN
The paper deals with digital filters design with required linear phase characteristic. The authors proposed a new methodology of digital IIR and FIR filters implementation. The obtained results (filter structures) have been analyzed towards their computation complexity. Results of this analysis have been verified by the logic synthesis of IIR and FIR in FPGA. Then the structures have been optimized for best circuits resources utilization. The modern modeling and cosimulation environment Alcdec's Active-HDL with MATLAB has been used to complete the entire task.
PL
Artykuł prezentuje nowe podejście do projektowania systemów wbudowanych z użyciem języka C z dyrektywami OpenMP. Opisano w nim motywację użycia standardu OpenMP do syntezy sprzętowo-programowej. Przedstawiono proponowane rozwiązanie oraz porównano je z klasycznym projektowaniem systemów sprzętowych. Przedstawiono także konstrukcje równoległe standardu OpenMP, syntezowane do postaci współbieżnych układów cyfrowych. Pokazano przykładowy program w języku OpenMP wraz z jego przekładem do kodu SystemC oraz schemat RTL układu będącego wynikiem syntezy opisanego źródła.
EN
The embedded system is a special-purpose computer that performs one or a few dedicated tasks. It contains hardware and software parts [3]. The paper presents a new approach to embedded system design using C language with OpenMP directives. It is different from classic hardware design (Fig. 1a) because it allows describing both hardware and software using a common language (Fig. 1b). OpenMP is a standard that specifies parallel programs using a shared memory architecture. It is the collection of compiler directives and runtime library functions in C/C++ and Fortran languages [11]. Support for concurrency that corresponds to hardware performance is the main motivation of using OpenMP to embedded system design. OpenMP enables describing chips on high level of abstraction without knowledge about details of its structure. It improves flexibility of the software/hardware migration. OpenMP offers simulation, verification and estimation of the system performance. There is sufficient amount of legacy C libraries which facilitate the task of system modeling. Fig. 2a shows an example of OpenMP code that adds two matrixes A and B using a parallel loop. The systemC program being the results of behavioral synthesis of the example 2a is presented in Fig. 2b. Parallel regions in OpenMP have been transformed to SC_METHODS processes in SystemC. Fig. 3 shows the RTL schematic diagram of the chip synthesized from a code 2b. It contains three blocks proc1, proc2, proc3 that are equivalent to threads in OpenMP program. A schematic diagram of the single block is presented in Fig. 4. The unit consists of an adder, a FDE flip-flop that realizes barrier synchronization and two FDR flip-flops representing signals S and R.
EN
Article presents a new approach to embedded systems design using C/C++ languages with OpenMP directives. Motivations of using the OpenMP standard for hardware/software codesign are presented. A proposed approach of the chip design is described and compared with a classie approach. It is differ from a classie hardware design because it allows us to describe both hardware and software using only one language. OpenMP parallel constructs are presented that can be translated into concurrent hardware modules.
PL
W artykule przedstawiono wyniki badań dotyczących wyłonienia zalet i wad stosowania arytmetyki ułamkowej w jednostkach arytmetyczno-logicznych systemów jednoukładowych realizowanych w nowoczesnych układach FPGA. Krótki opis osobliwości stosowania arytmetyki ułamkowej, jak i opis jej zalet wykorzystują przedstawione w referacie porównanie parametrów modeli VHDL kilku potokowych bloków operacyjnych działających w tej arytmetyce z parametrami analogicznych bloków operacyjnych działających w arytmetyce stało- i zmiennoprzecinkowej, wygenerowanych przy użyciu oprogramowania Xilinx CORE Generator. Głównymi kryteriami porównania są złożoność sprzętowa układu, maksymalna częstotliwość jego działania oraz liczba stopni w potoku.
EN
In this paper, the most advantages of the rational fraction arithmetic (RFA) is selected, which are apeared in a case of implementation of RFA operation blocks (multipliers, dividers, etc.) and arithmetic-logic (ALU) units in the modern FPGA implementation. The comparison of the RFA blocks and units with the known ones operating with the fixed-point or float point data showed the lower hardware volume and higher throughput without decreasing of calculation precision. The VHDL modeling showed the possibility of use such data representation in solving linear equations by several different methods (for example Cholesky method), and showed the reducing of the hardware complexity of rational fraction ALU in everal times comparing with similar arithmetic units operating with float-point numbers (without decreasing of AU performance).
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.