Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: exp()

Sortuj według:

Ogranicz wyniki do:

Wielomodułowa 64-bitowa struktura funkcji exp() implementowana w układach FPGA

Wielgosz M., Jamro E., Wiatr K.

Elektronika : konstrukcje, technologie, zastosowania

2008

Vol. 49, nr 7-8

74-77

Artykuł prezentuje implementacje modułu obliczających funkcję exp() podwójnej precyzji w układach FPGA z wykorzystaniem na platformy sprzętowej RASC. Przy obliczaniu funkcji exp() zastosowano kombinację architektury tablicowej oraz pierwszego rozwinięcia w szereg Taylora ex ≈ 1+x, dzięki temu moduł zajmuje mało zasobów układu FPGA (około 4% dla układu XC4LX200). W konsekwencji możliwa jest równoległa praca wielu takich modułów. Niestety ze względu na ograniczoną szybkość dostarczania i odbierania danych z pamięci zaimplementowano tylko dwa moduły równoległe - układ pobiera dane wejściowe, wykonuje obliczenia i wysyła dane wyjściowe z szybkością 2x64 bity co 5 ns (f=200 MHz). Porównanie szybkości obliczeniowej opisanej implementacji sprzętowej z rozwiązaniami procesorowymi pokazuje zdecydowane przyśpieszenie obliczeń.

This paper presents implementation of double precision exponential function in FPGAs on SGI RASC plaform. In order to cope with required precision a combination of Look-Up Table and Taylor expanssion (ex ≈ 1+x) is used. The exp() function is area-optimised and occupies only roughtly 4% of XC4LX200. Consequently, several parallel exp() modules can be implemented inside a single FPGAs. Unfortunately limited external memory transfer rate caused that only two parallel exp() modeles are incorporated in a single FPGAs. The exp() calculation throughput is therefore 2x64 bit x200 MHz. At the end of this article a calculation speed comparision with a general purpose processors is given, for which FPGAs solution gives significant speed-ups.

Moduł obliczający funkcję eksponenty implementowanej w układach FPGA

Wielgosz M., Jamro E., Wiatr K.

Pomiary Automatyka Kontrola

2007

R. 53, nr 7

27-29

Niniejszy artykuł prezentuje implementację operacji obliczania eksponenty o podwójnej precyzji obliczeń w układach FPGA. Zaproponowano metodę tablicowo - aproksymacyjną, dla której wykorzystano 3 niezależne tablice 512x64-bity do obliczenia 27 najstarszych bitów mantysy oraz aproksy-macje wielomianową ex"1+x dla pozostałych bitów mantysy. Wyniki implementacji pokazują że proponowany moduł zajmuje około 7.5% układu Virtex-4 LX200.

This paper presents FPGA implementation of exponent operation in double precision format. A mixture of Look-Up Table (LUT) and approximation methods was employed. Twenty seven most significant bits of input mantissa are calculated employing 3 independent LUTs, the rest input bits are calculated by approximation: ex"1+x. Implementation results in roughly 7.5% occupation of Virtex-4 LX-200.