PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 7

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  automat sekwencyjny
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote Projektowanie procesora sekwencyjnego i symulacja w środowisku MATLAB/Simulink
Szostek K.
Przegląd Elektrotechniczny
|
2014
|
R. 90, nr 1
119--121
PL
W artykule omówiono projekt procesora dedykowanego do realizacji tabeli przejść i wyjść dowolnego automatu sekwencyjnego. Celem budowy było skonstruowanie procesora o jak najprostszej budowie reprezentującego podstawowe cechy procesora oraz zaprojektowanie takiego procesora i uruchomienie w środowisku matlab simulink. Do budowy automatów kombinacyjnych zostały wykorzystane bloki State-Space programu simulink.
EN
This paper discusses the design of processor dedicated to the implementation of the state and output tables of finite-state machines. The aim was to construct and a building of a CPU represents the simplest construction of the basic features of the processor and run it in the Matlab Simulink environment. To build the combinational logic of the machine were used blocks State-Space of Simulink.
2
Content available remote Konstruowanie automatów sekwencyjnych w środowisku Matlab Simulink
Szostek K.
Przegląd Elektrotechniczny
|
2014
|
R. 90, nr 1
179--181
PL
W artykule omówiono algorytmy, pozwalające wyznaczać funkcje logiczne automatów sekwencyjnych. Algorytmy zostały zaimplementowane w programie Matlab. Zaimplementowany algorytm został wykorzystany do wyznaczenia funkcji logicznych przykładowego automatu. Zostały wyznaczone stany wewnętrzne oraz funkcje logiczne automatu. Wyznaczone funkcje logiczne zostały wykorzystane do symulacji pracy automatu w programie Fluidsim.
EN
The article discusses the algorithms that allow, to find, logic functions for finite state machines The algorithms were implemented in MATLAB program. The implemented algorithm was used to determine the internal states and logic functions for finite state machine. Determined logic has been used to simulate of automata in FluidSIM program.
3
Content available Projektowanie procesora sekwencyjnego i symulacja w środowisku MATLAB/simulink
Szostek K.
Pomiary Automatyka Kontrola
|
2013
|
R. 59, nr 10
1061--1063
PL
W artykule omówiono projekt procesora dedykowanego do realizacji tabeli przejść i wyjść dowolnego automatu sekwencyjnego. Celem budowy było skonstruowanie procesora o jak najprostszej budowie reprezentującego podstawowe cechy procesora oraz zaprojektowanie takiego procesora i uruchomienie w środowisku Matlab/simulink. Założono, że projektowany procesor powinien realizować dowolny automat Moore'a, lub Mealy'ego. Proces projektowania został podzielony na części. Osobno zostały zaprojektowane poszczególne części składowe realizujące przypisane zadania. Wyróżniono następujące części składowe: licznik pamięci, akumulator, moduły wejścia wyjścia, moduł funkcji logicznej NXOR, moduł ustawiania jedynek do akumulatora oraz układ sterujący CU. Poszczególne części procesora są to logiczne układy sekwencyjne i kombinacyjne. Do budowy automatów kombinacyjnych zostały wykorzystane bloki Combinational logic programu Matlab/simulink. W artykule został przedstawiony schemat blokowy przedstawiający wszystkie składowe procesora oraz układ sterujący CU (Control unit), który jest najbardziej złożoną częścią składową procesora.
EN
This paper discusses the design of a processor dedicated to the implementation of the state table and output table of finite-state machines. The aim was to construct a CPU of simplest construction that represents the basic processor features and run it in the Matlab/simulink environment. It was assumed that the processor should be designed to implement any Moore or Mealy machines. The design process is divided into parts. Components performing assigned tasks were individually designed. They are: memory counter, accumulator, input-output blocs, logical NXOR function module, module setting the ones for the accumulator and control unit CU. The different parts of the processor are combination and sequential logic machines. Combinational logic blocks of Matlab/Simulink were used for the construction of the combinatorial machines. In the paper a block diagram showing all components of the processor and the control unit CU is shown. The control unit is the most complex part of the processor.
4
State minimization by means of incompatibility graph coloring
Czerwiński R., Kania D.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 3
160-162
EN
A method for state minimization of FSMs is presented which is based on coloring the incompatibility graph, introduced in letter algorithm, it is very compact and can be implemented as a quick computer program, especially as a preprocessing method in the process of exact state minimization.
PL
Metoda minimalizacji stanów układów sekwencyjnych jest przedstawiona w artykule. Zaprezentowana metoda wykorzystująca metodę kolorowania grafu niezgodności stanów jest bardzo zwięzła i może być zaimplementowana jako szybki program komputerowy. Metoda jest szczególnie przydatna w procesie wstępnego zredukowania liczby stanów w celu przeprowadzenia dokładnej minimalizacji.
5
Kodowanie stanów samokorekcyjnych układów sekwencyjnych
Kania D., Czerwiński R.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 5
107-111
PL
Przedstawiono problem kodowania stanów automatów sekwencyjnych w odniesieniu do realizacji tych układów w strukturach programowalnych. Głównym celem jest przedstawienie nowej metody prowadzącej do uzyskiwania struktur samokorekcyjnych. Proponowana metoda jest przedstawiona za pomocą prostej modyfikacji kodowania metodą 1-hot. Wyniki eksperymentów dowodzą, że zaproponowana metoda kodowania prowadzi do istotnej redukcji powierzchni struktury w porównaniu do rozwiązań uzyskiwanych klasyczną metodą kodowania 1-hot.
EN
The paper presents the problem of state assignment for finite state machines (FSM) dedicated to programmable logic devices. The purpose of the paper is to present a new approach to state assignment which provides a self-correcting circuits. The method, based on simple modification of 1-hot method is presented. Results of experiments prove that the proposed state assignment leads to significant reduction of chip area in comparison with the classical 1-hot method.
6
Content available Synteza logiczna układów sekwencyjnych realizowanych w strukturach CPLD opisanych za pomocą języka VHDL
Czerwiński R., Kania D.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 7
45-47
PL
W artykule przedstawiono problem kodowania stanów wewnętrznych automatów sekwencyjnych ukierunkowany na realizację układu w strukturze matrycowej typu PAL. Opracowano sposób uwzględniania elementów dwupoziomowej minimalizacji oraz elementów dopasowania już na etapie kodowania stanów wewnętrznych. Sporo miejsca poświęcono problemowi opisu automatu w języku opisu sprzętu VHDL pod kątem efektywnego przeprowadzenia syntezy logicznej w systemie Quartus II. Skuteczność metod kodowania i opracowanego opisu potwierdzają uzyskane wyniki eksperymentów.
EN
The paper concerns the problem of state assignment for finite state machines (FSM), targeting at PAL-based CPLDs implementations. The main feature of a PAL-based cell is a limited number of product terms (k AND-gates) that are connected to a single sum (OR-gate). Methods, that do not take into account this limited number of product terms in the process of state assignment, usually lead to multi-cell and multi-level structures. To make allowance for number of product terms the elements of two-level minimization and elements of technology mapping must be taken into account in the process of state assignment. This is possible thanks to Primary and Secondary Merging Conditions and Implicants Distribution Table. The problem of the sequential automata VHDL design is also considered. The VHDL design description of the FSM for Quartus II is proposed. Experimental results consider the efficiency of the proposed methods.
7
Kodowanie stanów: minimalizacja liczby warstw z przekodowaniem
Czerwiński R.
Elektronika : konstrukcje, technologie, zastosowania
|
2006
|
Vol. 47, nr 11
26-28
PL
Przedstawiono oryginalny sposób kodowania stanów synchronicznych automatów sekwencyjnych ukierunkowany na minimalizację liczby warstw logicznych bloku przejść. Istota zaproponowanego pomysłu polega na przypisywania odpowiednim parom stanów reprezentacji binarnej o odległości kodowej równej jeden. Idea metody kodowania polega na wydłużaniu długości słowa, co prowadzi do minimalizacji liczby warstw bloku przejść. Wykorzystanie tablicy rozkładu implikantów oraz analiza pierwotnych i wtórnych warunków sklejenia umożliwia dopasowanie struktury układu sekwencyjnego do struktury matrycowego układu programowalnego, którego rdzeń stanowi struktura AND/OR typu PAL.
EN
The paper presents a novel method of FSM state coding. The method is oriented towards logic minimization of the transition block. The essence of the method consists in assigning code words that differ only in one position, to appropriate pairs of states. This way elements of synthesis, supposed to improve logic minimization, are introduced into the coding process. One of the main ideas is also to lengthen the code word, if necessary. The paper introduces the concept of Implicant Distribution Table, and defines Primary and Secondary Merging Conditions. Analysis of the Implicant Distribution Table with the Primary and Secondary Merging Conditions makes it possible to effectively map FSM-s onto PAL-based CPLD-s.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.