Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: arytmetyka ułamkowa RFA

Sortuj według:

Ogranicz wyniki do:

Generator opisów VHDL bloków operacyjnych działających w arytmetyce ułamkowej

Maslennikow O., Ratuszniak P., Sergiyenko A.

Pomiary Automatyka Kontrola

2008

R. 54, nr 8

514-516

W niniejszej pracy przedstawiono generator opisów VHDL potokowych bloków operacyjnych działających w arytmetyce ułamkowej (RFA) i przeznaczonych do implementacji w nowoczesnych układach FPGA, mających wbudowane bloki mnożące i/lub DSP. Badania autorów świadczą o mniejszej złożoności sprzętowej jednostek arytmetycznych RFA, wykonujących operacje dodawania i/lub mnożenia i/lub dzielenia w porównaniu z analogicznymi jednostkami operującymi na liczbach stałoprzecinkowych (przy zachowaniu wymaganej dokładności i wydajności obliczeń). Podstawowymi parametrami generatora są: rodzaj operacji arytmetycznej, szerokość danych wejściowych i wyjściowych oraz liczba stopni w potoku.

In this paper, the IP-core generator is proposed, which produces the VHDL description of the arithmetic units operating in rational fraction arithmetic (RFA). Due to RFA, the hardware complexity of the new arithmetic units, which must perform for example the addition or multiplication or division operations, is much lower in comparison with complexity of the similar fixed-point arithmetic units (with the same precision and performance). The architectures of the target RFA units are pipelined and are adapted to the internal structure of the modern reconfigurable devices (like to Xlinx Virtex 4 or Altera Sratix II devices), and use the built-in 18-bit multipliers or DSP blocks. The main tuned parameters of the proposed soft-generator are the type of arithmetic operation, for example addition, multiplication, division, square rooting, RFA to fixed-point format conversion (see tab. 2), the input and output data width, as well as the number of the pipeline stages in the target arithmetic unit.

Realizacja w układach FPGA jednostek operacyjnych działających w arytmetyce ułamkowej

Maslennikov O., Maslennikova N., Pawłowski P., Khadzhynov W., Sergyienko A.

Elektronika : konstrukcje, technologie, zastosowania

2007

Vol. 48, nr 11

34-36

Zaproponowano wykorzystanie arytmetyki ułamkowej w jednostkach operacyjnych układów typu system-on-chip, implementowanych w nowoczesnych układach FPGA. Pozwala to na redukcję złożoności sprzętowej jednostek arytmetyczno-logicznych w porównaniu z podobnymi jednostkami arytmetycznymi pracującymi z liczbami stałoprzecinkowymi i zmiennoprzecinkowymi o tej samej precyzji. Jako przykład zaproponowano projekt 35-bitowej jednostki arytmetyki ułamkowej, która jest przeznaczona do wykonywania operacji dodawania, mnożenia, dzielenia, mnożenia z dodawaniem i dzielenia z dodawaniem. Architektura zaproponowanej jednostki arytmetycznej jest dostosowana do wewnętrznej struktury rekonfigurowalnych platform firmy Xilinx (jak Virtex II lub Virtex 4), dlatego jej złożoność sprzętowa jest do 4,5 razy mniejsza w porównaniu z podobnymi jednostkami arytmetyki zmiennoprzecinkowej.

In this paper, use of the rational fraction arithmetic in the system-on-chip processing units destined for implementation in modern FPGA devices is proposed. This allows reduction the hardware complexity of the arithmetic-logic units in comparison with similar arithmetic units operating with fixed-point or floating-point numbers with the same precision. As an example, in this paper, the project of the 35-bit rational fraction arithmetic unit is proposed, which is destined to perform addition, multiplication, division, multiplication with addition and division with addition operations. The architecture of the proposed arithmetic unit is adapted to the internal structure of the Xilinx reconfigurable platforms (as for instance Virtex II or Virtex 4), therefore its hardware complexity is up to 4,5 times less in comparison with similar floatingpoint arithmetic units.