Wyniki wyszukiwania - BazTech

Ograniczanie wyników

Powiadomienia systemowe

Sesja wygasła!
Sesja wygasła!

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: PowerPC

Sortuj według:

Ogranicz wyniki do:

Zintegrowany odbiornik cyfrowy spektrometru EPR

Froncisz W., Gurbiel R., Kasperek J., Kozioł J. J., Kucharzyk M., Rajda P. J.

Pomiary Automatyka Kontrola

2007

R. 53, nr 7

89-91

W pracy przedstawiono koncepcję zintegrowanego, cyfrowego odbiornika spektrometru EPR (elektronowego rezonansu paramagnetycznego), przeznaczoną do realizacji w technologii SoC na platformie Virtex-II Pro. Krótko opisano środowisko eksperymentu EPR, skupiając się na interesujących aspektach projektu, m.in. wykorzystaniu wbudowanego procesora. Zaprezentowano budowę całego systemu przetwarzania danych, składającego się z: interfejsu szybkiego przetwornika analogowo-cyfrowego, jednostki wstępnego przetwarzania (akumulacji) danych oraz wbudowanego procesora PowerPC 405, realizującego końcową obróbkę danych. Omówiono interesujące szczegóły konstrukcyjne interfejsu przetwornika, strukturę bloku wstępnej akumulacji danych, blok sterownika oraz podsystem sygnałów zegarowych. Przedstawiono także architekturę nadrzędnego systemu procesorowego, opartego na mikroprocesorze PowerPC. Opisano metodologię i wykorzystane narzędzia projektowe, jak również sposób weryfikacji układu i wyniki testów.

The paper describes a design of an integrated digital receiver for the Electron Paramagnetic Resonance spectrometer. The design, based on a SoC technology, utilizes the PowerPC processor embedded in the Virtex-II Pro FPGA. Description shortly introduces an experimental environment (Fig. 1), focusing on interesting FPGA design issues. Two concepts of the device are presented. The first one was developed with the use of DSP (Fig. 2), and another includes an embedded microprocessor (Fig. 3). The design of FPGA includes a digital interface for fast, 800Msps analog-to-digital converter. Another important part of the design is a digital signal preprocessing unit, allowing fast, multiple data accumulation for separation weak signals from the noise. There are also given some details on construction of dual-ported accumulation buffers, accumulation controller and clocking system. Additionally the unit provides some means to control the remaining part of a measurement device as well as the pulse stimulation generator.

Wykorzystanie rozszerzeń języka C do implementacji algorytmu przetwarzania MTD na procesorach PowerPC

Rosłoniec W.

Prace Przemysłowego Instytutu Telekomunikacji

2006

Vol. 56, z. 138

17-26

W artykule omówiono wykorzystanie rozszerzeń języka C w celu implementacji algorytmu przetwarzania MTD na procesorach PowerPC serii G4 i nowszych. Opracowany program wykorzystujący rozszerzenia języka C porównano z implementacją wykorzystującą funkcje z biblioteki matematycznej SAL.

The paper presents two different ways of implementation of the MTD algorithm in computer programs written for modern PowerPC processors. First of them consist in utilization of C language extensions. In the second approach the functions of SAL mathematical library are used. The corresponding computer programs have been elaborated and compared.