Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 5

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  FPGA device
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
PL
Przedstawiono metodę kalibracji precyzyjnych konwerterów czasowo-cyfrowych opartą na statystycznym teście gęstości kodu. Opisano podstawy teoretyczne metody wraz z analizą wpływu częstotliwości sygnału kalibracyjnego na proces kalibracji. Wskazano czynniki warunkujące wysoką jakość kalibracji. Przeprowadzono weryfikację eksperymentalną metody z zastosowaniem scalonego interpolacyjnego licznika czasu. Głównym rezultatem pracy jest określenie dozwolonych oraz niedozwolonych wartości częstotliwości sygnału kalibracyjnego.
EN
A calibration method of precise time-to-digital converters, involving the statistical code density test, is presented. The theory is described, including the analysis of the impact of calibration signal frequency on the quality of the converter calibration process. The deciding factors in this context are listed. The method has been experimentally verified with the use of an integrated interpolation time counter. The main results of this work include allowed and not allowed values of calibration signal frequency that prove the analysis.
EN
The following paper is focused on the design and test results of multimedia projector driver based on non-processing-unit architecture implemented in FPGA device. Its general conception and practical realization including all solutions involved are described. Moreover, the potential modifications of the driver and its further development ways are presented. Brief information about software and hardware used for implementation are also provided. The performed tests were focused on overall performance and stability of the designed device.
PL
Niniejszy artykuł dotyczy projektu oraz wyników testów sterownika projektora multimedialnego opartego o architekturę nieprocesorową, zaimplementowanego w układzie FPGA. Opisano jego ogólną koncepcję i praktyczne realizację przy uwzględnieniu wszystkich zastosowanych w nim rozwiązań. Ponadto przedstawiono możliwe w stosunku do niego modyfikacje i drogi rozwoju. Oprócz tego ukazano również krótkie informacje na temat oprogramowania i sprzętu użytego do implementacji wspomnianego sterownika. Przeprowadzone testy dotyczyły ogólnej wydajności i stabilności uzyskanego rozwiązania.
PL
W artykule przedstawiono prototypowy system komunikacji człowiek-komputer oparty na detekcji wzrokowych odpowiedzi wywołanych przy zastosowaniu naprzemiennej stymulacji pól wzrokowych. Wyniki badań prototypu pokazują że jest on znacznie szybszy od innych systemów tego typu. Określono kierunki dalszych prac i opisano projekt uniwersalnego fotostymulatora, który posłuży do prowadzenia badań nad szybkimi i pojemnymi interfejsami BCI.
EN
In the paper, a prototype SSVEP-based brain-computer interface is presented. The BCI prototype uses a novel method of alternate half-field stimulation. Tests of designed interface show it is much faster than conventional BCI devices based on steady-state visual evoked potentials, reported so far in literature. A new design of universal visual stimulator implemented in FPGA device is described. The stimulator will be used in further work on fast BCI systems.
PL
W artykule jest przedstawiony algorytm korekcji niejednorodności odpowiedzi matrycy mikrobolometrycznej oraz jego implementacja w układzie programowalnym FPGA. Algorytm NUC (nonuniformity correction) łączy właściwości korekcji jednopunktowej i korekcji dwupunktowej, które są stosowane do kompensacji niejednorodności odpowiedzi matrycy detektorów podczerwieni. Podstawowa różnica między zaproponowanym algorytmem NUC a standardowym algorytmem korekcji dwupunktowej jest w sposobie wyznaczania współczynników korekcji przesunięć charakterystyk poszczególnych mikrobolometrów w matrycy. Pozwala to zredukować liczbę operacji matematycznych wykonywanych sprzętowo podczas korekcji do jednego mnożenia i dwóch operacji dodawania. Wszystkie moduły cyfrowe użyte do przetwarzania sygnału wyjściowego z matrycy, zbierania danych i wyświetlania obrazu zostały zaprojektowane za pomocą zestawu laboratoryjego Altera DSP Development Kit Stratix II Edition. Zaproponowany algorytm NUC był testowany z matrycą mikrobolometryczną 384´288 pikseli o rozmiarze detektora 35 žm firmy ULIS (Francja). Podczas badań uzyskano niejednorodność odpowiedzi matrycy mikrobolometrycznej po korekcji NUC poniżej 0,16 % (std dev/mean) dla zakresu temperatury ciała czarnego od 20 °C do 50 °C i zmiany temperatury otoczenia š2.5 °C. Niejednorodność odpowiedzi matrycy bez korekcji wynosiła 8,1 %.
EN
A nonuniformity correction (NUC) algorithm for microbolometer infrared focal plane array (FPA) and its implementation on a field programmable gate array (FPGA) device are presented. The NUC algorithm integrates features of the one-point correction and the two-point correction (TPC) to compensate FPA response nonuniformity. The main difference between the proposed NUC algorithm and the standard TPC is in the way of offset coefficients evaluation for individual microbolometers in FPA. It allows reducing the number of mathematical operations performed by hardware to one multiplication and two additions. All digital modules for processing of FPA output, data collection, and image displaying have been designed by the use of the Altera DSP Development Kit Stratix II Edition. The proposed NUC algorithm was tested with the ULIS 384´288 microbolometer FPA with 35žm pixel-pitch. During tests the microbolometer FPA response nonuniformity (RNU) after correction was obtained under 0.16% (std dev/mean) at the blackbody temperature range from 20°C to 50°C and the ambient temperature change of š2.5°C. The RNU value was equaled 8.1% without any correction.
5
Content available remote Wykorzystanie układów FPGA do sterowania siłowników łożyska magnetycznego
PL
Układy FPGA to rodzaj półprzewodnikowych programowalnych układów logicznych. W odróżnieniu od układów specjalizowanych, tzw. ASIC, działanie układu FPGA zależy od liczby i rodzaju użytych bloków logicznych oraz od wykonanych pomiędzy tymi blokami połączeń. Podstawową zaletą zastosowania układów FPGA jest znacznie wyższa szybkość przetwarzania w porównaniu do specjalizowanych procesorów sygnałowych DSP oraz niewielkie koszty i większa elastyczność w porównaniu z układami ASIC. W artykule zaprezentowano przykład wykorzystania układu FPGA firmy Xilinx do sterowania siłownikami łożyska magnetycznego. Omówiono problemy przed jakimi staje i decyzje jakie musi podjąć projektant zajmujący się implementacją danego algorytmu w układzie FPGA.
EN
FPGA devices are a kind of semiconductor programmable logic devices. As opposed to their counterparts, the specialized ASIC devices, the FPGA devices operation depends on the type and the number of the logical blocks used and on the hierarchy of the interconnects between the blocks. The main advantages of the FPGA devices in this case are higher performances than in specialized digital signal processors (DSPs), lower costs and higher flexibility than in ASIC devices. In the article we present the example implementation of the Xilinx’s FPGA chip as the controller of the magnetic bearing actuators. We discuss the problems that should be solved and the decisions that should be taken by the designer who wants to implement the given algorithm in an FPGA device.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.