PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 15

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  BDD
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Analiza zastosowania narzędzia Cucumber w testowaniu aplikacji
Herman Illia, Plechawska-Wójcik Małgorzata
Journal of Computer Sciences Institute
|
2019
|
Vol. 11
91--95
PL
Niniejsza artykuł przedstawia analizę narzędzia do tworzenia testów automatycznych o nazwie Cucumber oraz opisuje jak dane narzędzie jest wykorzystywane w praktyce. W ramach artykułu stworzono kilka przypadków testowych, aby zweryfikować działanie obranego podejścia do testowania w programowaniu w językach Java i Kotlin, atakże został porównany czas wykonania testów w obu językachz rodziny języków obiektowych.
EN
The paper presents an analysis of the Cucumber automated test tool and describes how this tool is used in practice.As part of the paper, several test cases were created to fully verify the operation of the chosen approach to testing in programming in Java and Kotlin languages also the time of testing were compared in both languages from the object-oriented language family.
2
Content available Decomposition of multi-output functions oriented to configurability of logic blocks
Kubica M., Kania D.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2017
|
Vol. 65, nr 3
317--331
EN
The main goal of the paper is to present a logic synthesis strategy dedicated to an LUT-based FPGA. New elements of the proposed synthesis strategy include: an original method of function decomposition, non-disjoint decomposition, and technology mapping dedicated to configurability of logic blocks. The aim of all of the proposed synthesis approaches is the sharing of appropriately configured logic blocks. Innovation of the methods is based on the way of searching decomposition, which relies on multiple cutting of an MTBDD diagram describing a multi-output function. The essence of the proposed algorithms rests on the method of unicoding dedicated to sharing resources, searching non-disjoint decomposition on the basis of the partition of root tables, and choosing the levels of diagram cutting that will guarantee the best mapping to complex logic blocks. The methods mentioned above were implemented in the MultiDec tool. The efficiency of the analyzed methods was experimentally confirmed by comparing the synthesis results with both academic and commercial tools.
3
Content available remote Wykorzystanie elektrod diamentowych domieszkowanych borem (BDD) do elektrochemicznego utleniania związków organicznych
Lochyński P., Dittmar T., Worch E., Kuczewski K.
Przemysł Chemiczny
|
2015
|
T. 94, nr 12
2275-2278
PL
Wykazano, że istnieje możliwość zastąpienia drogiego materiału podłoża elektrod jakim jest niob (Nb), podłożem węglik krzemu-grafit (SiC-C). Naniesienie domieszkowanej borem warstwy diamentowej (BDD) na nowy materiał umożliwia zachowanie skuteczności anodowego utleniania związków organicznych. Kinetyka reakcji przebiega z zachowaniem pseudo- -pierwszego rzędu. W zakresie 10–1000 mg/L, zależność DOC/DOC0 jest niezależna od wartości początkowego stężenia węgla organicznego (DOC0). Struktura związku organicznego wpływa na szybkość reakcji. Reakcja całkowitej mineralizacji pirydyny trwała 30–40% dłużej niż kwasu mrówkowego. Zgodnie z prawem Faradaya zwiększenie natężenia prądu przyspiesza mineralizację. Badania wykazały, że kinetyka reakcji anodowego utleniania roztworu modelowego zawierającego wodoroftalan potasu (DOC0 = 100 mg/L) zależy od morfologii powierzchni warstwy BDD. Wskazane jest, aby stosowane do celów mineralizacji elektrody charakteryzowały się powierzchnią o możliwie dużej wielkości ziaren (> 1,2 μm).
EN
The com. and innovative B-doped diamond electrodes, based on Nb and SiC-graphite substrates, resp., were used sep. as anodes in lab. equipment for studying the degrdn. of dissolved org. C (DOC) contained in solns. of KH phthalate. The initial DOC concn. (DOC0) was 10–1000 mg/L. The degrdn. kinetics was of pseudo-first order. The DOC/DOC0 ratio was independent form DOC0. In addn., the electrochem. oxidn. of KH phthalate soln. at DOC0 100 mg/L and current 0.5 A was performed on B-doped diamond electrodes (grain size 0.12–2.16 micrometers). The replacement of Nb substrate with SiC-graphite one did not result in any decrease in the electrode efficiency.
4
Content available A symbolic shortest path algorithm for computing subgame-perfect Nash equilibria
Góngora P. A, Rosenblueth D. A.
International Journal of Applied Mathematics and Computer Science
|
2015
|
Vol. 25, no. 3
577--596
EN
Consider games where players wish to minimize the cost to reach some state. A subgame-perfect Nash equilibrium can be regarded as a collection of optimal paths on such games. Similarly, the well-known state-labeling algorithm used in model checking can be viewed as computing optimal paths on a Kripke structure, where each path has a minimum number of transitions. We exploit these similarities in a common generalization of extensive games and Kripke structures that we name “graph games”. By extending the Bellman–Ford algorithm for computing shortest paths, we obtain a model-checking algorithm for graph games with respect to formulas in an appropriate logic. Hence, when given a certain formula, our model-checking algorithm computes the subgame-perfect Nash equilibrium (as opposed to simply determining whether or not a given collection of paths is a Nash equilibrium). Next, we develop a symbolic version of our model checker allowing us to handle larger graph games. We illustrate our formalism on the critical-path method as well as games with perfect information. Finally, we report on the execution time of benchmarks of an implementation of our algorithms.
5
Ocena efektywności dopasowania technologicznego dla struktur FPGA
Kubica M., Kania D., Opara A.
Elektronika : konstrukcje, technologie, zastosowania
|
2014
|
Vol. 55, nr 2
59-62
PL
Tematem artykułu jest dopasowanie technologiczne do bloków LUT, zawartych wewnątrz struktury FPGA na etapie dekompozycji. Problem ten został sprowadzony do doboru konfiguracji liczby wejść bloku LUT. Dobór liczby wejść jest skojarzony z doborem odpowiedniej liczności zbiorów związanych podczas dekompozycji. Dla reprezentacji funkcji w postaci diagramów BDD liczność odpowiednich zbiorów zależy od doboru linii cięcia. W artykule zaproponowano nową technikę wyznaczania efektywności dopasowania technologicznego (wybór linii cięcia), poprzez wprowadzenie parametru δ zależnego od liczności zbioru związanego, liczby funkcji wiążących oraz liczby niezbędnych bloków LUT. Dobór odpowiedniej dekompozycji jest uzależniony od wartości uzyskiwanego parametru δ. Artykuł zawiera wyniki eksperymentów ukazujące przydatność opisywanych metod.
EN
The topic of the article is concerned with technological mapping for LUT blocks included inside the FPGA structure during decomposition. This problem focuses on the configuration choice of the number of inputs of a LUT block. The choice of the number of inputs is connected with the choice of appropriate number of bound sets while carrying out decomposition. For function representation in the form of BDD diagrams, the number of appropriate sets depends on the choice of cutting lines. The authors have suggested an innovative technique of determining efficiency of technological mapping (the choice of a cutting line). It can be carried out by introducing δ parameter which depends on the number of a bound set, the amount of bound functions, and the number of essential LUT blocks. The choice of an appropriate decomposition makes it conditional on the value of an obtained δ parameter. The article includes the results of the experiments showing the effectiveness of presented methods. The results were compared with other algorithms known from literature as far as the number of necessary logic blocks for carrying out of the structure and the numbers of levels obtained are concerned.
6
Strategia dekompozycji ukierunkowana na minimalizację warstw logicznych
Kubica M, Kania D, Opara A
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
Vol. 54, nr 12
96-99
PL
Artykuł koncentruje się wokół dekompozycji wielokrotnej i sposobów jej realizacji z wykorzystaniem BDD. Jego celem jest przedstawienie strategii dekompozycji prowadzącej do minimalizacji liczby warstw logicznych. Zaproponowana strategia dekompozycji wykorzystuje dekompozycję wielokrotną pozwalającą na wyszukiwanie w jednym kroku dekompozycji kilku bloków związanych. W artykule przedstawiono wyniki eksperymentów uzyskanych przedstawioną metodą i porównano je z wynikami otrzymanymi wykonując dekompozycję innymi akademickimi narzędziami programowymi.
EN
The article relates to the problem of partition of the combinational circuit between LUT blocks which are included inside the FPGA structure. Decomposition is the mathematical model of such a partition. The authors focus on one of the complex decomposition – multiple decomposition. According to the authors of the article, the strategy based on multiple decomposition should lead to obtain logic structures which have relatively small number of logic levels. Therefore, the main goal of the article is to present a decomposition strategy leading to gain the structures with good dynamic properties. The paper also focuses on the techniques of acquiring multiple decomposition using BDD. Function representation, in the form of BDD, leads to the minimalization of the synthesis time. The article presents the results of the experiments for described decomposition strategy.
7
Dekompozycja wielokrotna z wykorzystaniem SMTBDD
Kubica M., Kania D.
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
Vol. 54, nr 11
83-87
PL
W artykule przedstawiono nową postać binarnych diagramów decyzyjnych zwaną SMTBDD (Shared Multi Terminal Binary Decision Diagrams). Proponowana postać diagramu jest wykorzystywana w procesie dekompozycji funkcji logicznych. Pozwala ona na wygodne wyszukiwanie dekompozycji wielokrotnej, niewymagające wielokrotnej zamiany kolejności zmiennych w diagramach powstających w wyniku cięć diagramu pierwotnego.
EN
Functional decomposition dedicated to FPGA is the main topic of the article. This paper focuses on the multiple decomposition because it is the most effective method as far as its dynamic property is concerned. The article relates to the problem of carrying out the multiple decomposition using the multi cutting method of BDD diagram. In order to make this problem analysis easier, it is offered to use a new type of a diagram called SMTBBD. In this paper, the properties of SMTBDD diagram are also thoroughly described. Diagrams such as MTBBDD and SBDD were presented as specific forms of SMTBDD diagram. The article represents original calculating techniques of the number of necessary bounded functions. In this case, the notion of a composition layer, which is calculated on the basis of a route table, was introduced. The paper also presents the problem of technology mapping by an appropriate choice of BDD diagram's cutting. At the end of the article, the example of a new technique carrying out the multiple decomposition, is presented.
8
Data acquisition system for sensor array
Gwiżdż P., Brudnik A., Zakrzewska K.
Elektronika : konstrukcje, technologie, zastosowania
|
2012
|
Vol. 53, nr 2
71-75
EN
This paper presents a data acquisition system for sensor array based on metal oxide resistive gas sensors. The constructed system consist of measuring modules linked to an efficient Cortex™ - M3 ARM core microcontroller and a CAN bus. Each module is divided into an analog measuńng part connected to a digital part containing microcontroller and other peripheries. In the experiment six gas sensors and an integrated humidity and temperature sensor were connected to seven modules forming a network based on CAN bus. Authors proposed this solution not only as a system for detection and monitoring purposes but also as a base to construct an electronic nose.
PL
W publikacji zaprezentowano układ akwizycji danych z matrycy czujników, w której zastosowano rezystancyjne czujniki gazu. Skonstruowany układ składa się z modułów pomiarowych na bazie mikrokontrolera z wydajnym rdzeniem ARM Cortex™ - M3 połączonych z magistralą CAN. Każdy z modułów jest podzielony na analogową część pomiarową połączoną z częścią cyfrową zawierającą mikrokontroler i inne układy peryferyjne. W eksperymentalnym układzie wykorzystano sześć czujników gazów oraz minimalizację wykonaną dla każdej funkcji oddzielnie oraz metod dekompozycyjnych przedstawionych w poprzednich pracach.
9
BDD z atrybutem negacji w syntezie ukierunkowanej na elementy XOR
Kania D., Opara A.
Elektronika : konstrukcje, technologie, zastosowania
|
2012
|
Vol. 53, nr 2
82-85
PL
Blok logiczny typu PAL z elementami XOR jest jądrem dostępnych na rynku układów CPLD. Celem artykułu jest przedstawienie nowej koncepcji dekompozycji ukierunkowanej na wykorzystanie elementu XOR. Proponowana metoda wykorzystuje binarne diagramy decyzyjne z atrybutem negacji przypisanym do krawędzi. Proponowana metoda jest alternatywą do klasycznej metody syntezy wykorzystującej dwupoziomową minimalizację wykonaną dla każdej funkcji oddzielnie oraz metod dekompozycyjnych przedstawionych w poprzednich pracach.
EN
A PAL-based logic block with XOR gate is the core of commercially available CPLDs. The aim of the paper is to present a novel concept of XOR-oriented decomposition. The proposed approach uses binary decision diagram with negative edges. This method is alternative to the classical method based on two-level minimization of separate single-output functions and decomposition-based approaches which were published previously.
10
Analiza efektywności czasowej metod dekompozycji
Opara A., Kania D., Kubica M.
Elektronika : konstrukcje, technologie, zastosowania
|
2012
|
Vol. 53, nr 4
57-59
PL
W artykule przedstawiono porównanie dwóch akademickich systemów wspomagających proces syntezy układów cyfrowych realizowanych w strukturach FPGA. Kluczowym elementem syntezy ukierunkowanej na struktury FPGA jest odpowiednia strategia dekompozycji projektowanego układu. System Decomp opracowany w początkach rozwoju struktur FPGA i następnie przez wiele lat doskonalony, wykorzystuje różnorodne tablicowe formy opisu wyrażeń logicznych. W systemie dekBDD wiodącą rolę odgrywają binarne diagramy decyzyjne. Tworząc system dekBDD wykorzystano wieloletnie doświadczenia zdobyte w trakcie optymalizacji strategii dekompozycji funkcji, zdobyte w pracach związanych z systemem Decomp. Dekompozycja oparta o BDD jest znacznie szybsza, a co ciekawsze, wyniki eksperymentów wyraźnie wskazują, że nie musi być mniej efektywna.
EN
The paper focuses on the comparison of two academic tools that are used for functional decomposition as far as time effectiveness is concerned. At the very beginning of the article, theoretical basis of decomposition is explained. Both academic tools, dekBDD as well as Decomp, rely on the principles decsribed in the first part of the article. There is a crucial difference between the systems Decomp and dekBDD which lies in the way of representation of Boolean functions. In the case of the Decomp tool, functional representation is presented in the form of a varied table. The dekBDD tool, on the other hand, uses functional representation in the form of BDD. The authors state that in spite of the same decomposition strategy {while creating the dekBDD system, long-term experience, gained during optimalizing decomposition carried out in the Decomp system, was used), functional representation has a significant influence on time in the process of synthesis.
11
Content available remote Decomposition-based logic synthesis for PAL-based CPLDs
Opara A., Kania D.
International Journal of Applied Mathematics and Computer Science
|
2010
|
Vol. 20, no 2
367-384
EN
The paper presents one concept of decomposition methods dedicated to PAL-based CPLDs. The proposed approach is an alternative to the classical one, which is based on two-level minimization of separate single-output functions. The key idea of the algorithm is to search for free blocks that could be implemented in PAL-based logic blocks containing a limited number of product terms. In order to better exploit the number of product terms, two-stage decomposition and BDD-based decomposition are to be used. In BDD-based decomposition methods, functions are represented by Reduced Ordered Binary Decision Diagrams (ROBDD)). The results of experiments prove that the proposed solution is more effective, in terms of the usage of programmable device resources, compared with the classical ones.
12
Content available remote Idea for symbolic iterator in BDD environment
Łabiak G.
Przegląd Elektrotechniczny
|
2009
|
R. 85, nr 7
207-210
EN
In the paper the concept of symbolic iterator has been presented. The iterator has a task to proceed through a set of states symbolically represented by logic function. The whole is implemented in C/C++ language in CUDD BDD package. Every state from the set corresponds to minterm from the function which is subsequently generated by the iterator. Minterm generation consists in searching BDD tree and producing cube terms covering function minterms. Next, for each cube, the iterator algorithm generates full function minterm. Apart from minterm iterator class declaration, in the paper has been also presented a piece of C++ code demonstrating usage of the symbolic.
PL
W artykule przedstawiono koncepcję iteratora symbolicznego, którego zadaniem jest poruszanie się po zbiorze stanów, symbolicznie zapisanym funkcją logiczną. Całość zaimplementowana jest diagramami BDD z pakietu CUDD, który udostępnia zestaw funkcji i klas w języku C/C++. Zadaniem iteratora jest generowanie mintermów funkcji, co polega na przeglądaniu drzewa BDD funkcji i produkowaniu kostek. Dla każdej kostki algorytm buduje term składający się z brakujących zmiennych, tworząc w ten sposób pełny minterm. W pracy również przedstawiono klasę obiektu iteratora oraz przykładowe wykorzystanie iteratora.
13
Content available remote A novel non-disjunctive method for decomposition of CPLDs
Opara A., Kania D.
Electronics and Telecommunications Quarterly
|
2009
|
Vol. 55, No 1
95-111
EN
The paper discusses the concept of a novel decomposition method dedicated for PAL-based CPLDs. The proposed approach is an alternative to the classical one, which is based on two-level minimization of separate single-output functions. The key idea of the algorithm is to search for free blocks that could be implemented in PAL-based logic blocks containing a limited number of product terms. In order to exploit better the number of product terms, a non-disjunctive decomposition is to be used. In contrast to classical methods, the functions are represented by Reduced Ordered Binary Decision Diagrams (ROBDD). The results of the experiments prove that the proposed solution is more effective in terms of the usage of programmable device resources, compared to the classical ones.
14
Content available Zastosowanie diagramów BDD w syntezie logicznej dla układów typu PAL
Milik A., Kania D.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 7
118-120
PL
W artykule przedstawiono zastosowanie diagramów BDD w procesie syntezy dla układów typu PAL. Diagramy BDD wykorzystywane są w procesie dekompozycji funkcji w celu szybkiego wyszukania możliwych do implementacji w pojedynczej komórce PAL podukładów.
EN
The paper presents the BDD based method of function decomposition for PAL-based devices. A BDD diagram is successfully used for function mapping for LUT based FPGAs [3]. In opposite to LUT-based circuits PAL-based devices are limited in number of products while number of inputs to the block is large (Fig. 1). Before decomposition procedure can be applied, function variables are ordered. Decomposition procedure searches BDD tree for suitable decomposition starting from variables with the largest index (just above terminals 0 and 1). When satisfying function is found its subtree is substituted by node that belong to newly created variable (Fig. 3 a,b,c,d). Procedure is applied iteratively until root node is reached. Decomposition procedure efficiency is proofed with use of ISCAS LG89 benchmarks. Obtained implementation results are compared to classical approach in Tab. 1.
15
Content available Binarne Diagramy Decyzyjne w technologii .NET
Łabiak G., Makowski T.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 5
78-80
PL
W referacie przedstawiono sposób adaptacji istniejącego pakietu BDD (CUDD), napisanego w języku C/C++ dla środowiska UNIX, na platformę .NET. Opracowane przejście opiera się w głównej mierze na wykorzystaniu bibliotek DLL. Uzyskane wyniki potwierdzają dobrą jakość opracowanej transformacji, czego dowodem jest uzyskanie porównywalnego rezultatu dekompozycji funkcji boolowskiej dla funkcji znanych z literatury.
EN
The paper presents a method of implementation of BDD package in .NET platform, originally designed for UNIX operating system. Described transformation consists in using mainly Dynamic Link Library. Obtained results proved its usefulness, what is confirmed by the outcome for literature example of Boolean function decomposition, which turned out to be comparable.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.