PL
 |
EN
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 23

Liczba wyników na stronie
first rewind previous Strona / 2 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 2 next fast forward last
1
Content available remote Układ napędowy z silnikiem z magnesami trwałymi o sinusoidalnym rozkładzie SEM
Rudnicki T., Czerwiński R., Sikora A
Przegląd Elektrotechniczny
|
2014
|
R. 90, nr 1
153--156
PL
W artykule przedstawiono stanowisko do uruchamiania silników 3-fazowych z magnesami trwałymi o sinusoidalnym rozkładzie SEM umożliwiające pomiar charakterystyk mechanicznych silnika o napięciu znamionowym do 400V oraz prądzie znamionowym do 35A. Stanowisko laboratoryjne składa się z kilku połączonych ze sobą modułów sprzętowych: moduł procesora sygnałowego, moduł komunikacji z użytkownikiem, moduł optoizolacji, moduł pomiarowy, moduł falownika, moduł zasilania. W artykule przedstawione wybrane problemy związane z zakłóceniami. W ramach eksperymentów wyznaczona została charakterystyka momentu obciążenia w funkcji prędkości obrotowej w dwóch strefach regulacji.
EN
The paper presents the development station, which allows for experiments with 3-phase motors with permanent magnets with sinusoidal back-EMF. For example, the station allows for measuring the mechanical characteristics of the engine with nominal voltages up to 400V and nominal currents up to 35A. The station consists of several interconnected hardware modules: digital signal processor, communication module with the operating panel, measurement module, inverter module and power supply module. The paper presents several problems and solutions involving electromagnetic distortions. Experiments were performed to achieve the characteristic of the torque in function of the rotating speed.
2
Content available remote Sterowanie silnikiem PMSM z zachowaniem stałego kąta mocy
Rudnicki T., Czerwiński R., Sikora A.
Przegląd Elektrotechniczny
|
2013
|
R. 89, nr 10
191-194
PL
W artykule przedstawiono wyniki badań eksperymentalnych 3-fazowego synchronicznego silnika bezszczotkowego z magnesami trwałymi zamontowanymi na powierzchni wirnika o sinusoidalnym przebiegu SEM. Główny nacisk położono na eksperymentalne wyznaczenie charakterystyki moment-prędkość w strefie stałego momentu z zachowaniem stałego kąta mocy. Stały kąt mocy oznacza brak osłabienia strumienia wzbudzenia (id=0). Dodatkowo sprawdzono jak przesunięcie kąta fazowego wpływa na wyznaczoną charakterystykę moment-prędkość.
EN
This paper presents the results of experimental three-phase synchronous brushless motor with permanent magnet mounted on the rotor surface sinusoidal SEM. The focus is on experimental determination torque-speed characteristics are constant torque at constant power angle. Solid angle by means no excitation flux weakening (id = 0). Additionally tested as phase angle shift affects the characteristics of timedetermined speed.
3
Content available Wykorzystanie procesora sygnałowego do sterowania silnikiem z magnesami trwałymi
Rudnicki T., Czerwiński R.
Maszyny Elektryczne : zeszyty problemowe
|
2013
|
Nr 2(99)
259--263
PL
W artykule opisano prototypowe stanowisko laboratoryjne do uruchamiania silników z magnesami trwałymi. Stanowisko pozwala na badanie silników z magnesami trwałymi o mocy do ok. 1kW. To wymagało wykonanie falownika o odpowiedniej mocy. Interfejs JTAG procesora sygnałowego pozwala na rejestrację wyników pomiarowych w czasie rzeczywistym.
EN
The paper describes a laboratory workbench for prototyping and run tests of electric motors with permanent magnets. The workbench enables examination of permanent magnet motors with the power up to 1 kW. The solution required engineering of a frequency converter with sufficient output power. The workbench is provided with a signal processor with the JTAG interface to enable recording of test results in the real time mode.
4
Content available Silnik PMSM: analiza matematyczna, układy sterowania
Rudnicki T., Czerwiński R., Fręchowicz A.
Pomiary Automatyka Kontrola
|
2012
|
R. 58, nr 1
71-75
PL
W artykule został przedstawiony model matematyczny bezszczotkowego silnika synchronicznego z magnesami trwałymi o sinusoidalnym rozkładzie SEM (PMSM). Integralną częścią artykułu jest również przedstawienie propozycji układu sterowania oraz dokonanie analizy możliwych jednostek centralnych, w których algorytmy sterowania silnikiem mogą zostać zaimplementowane.
EN
The paper concerns different aspects of driving the permanent magnet synchronous motor (PMSM). The excitation in the PMSM motor is provided thanks to a permanent magnet instead of the field windings. Special construction causes that the PMSM motor has sinusoidal back EMF. The motor requires sinusoidal stator currents to produce a constant torque. Mathematical analysis (d, q model). is presented in the paper. Elements of the Park transform which enables calculating d, q variables from motor phase variables are also given. The mathematical model is the basis for proposition of a control driver. Different central processing units are considered: digital signal processor (DSP), microcontrollers with DSP support and programmable logic devices (especially field programmable logic devices). The most popular is the digital signal processor. However, dynamic development of microcontrollers and logic devices enables applying them as a central processing units in the control drivers. All the more so because modern microcontrollers and logic devices support digital signal control thanks to (among others) build-in multiply and accumulate blocks. The use of special DSP blocks is facilitated by means of libraries and tools like MATLAB&Simulink.
5
Content available Pomiar prądów fazowych silnika z magnesami trwałymi
Rudnicki T., Czerwiński R.
Maszyny Elektryczne : zeszyty problemowe
|
2012
|
Nr 4(97)
57-61
EN
The method of PMSM phase current measurement is presented in the paper. The shape of the chase current includes a lot of glitches. The software method of eliminating these glitches is necessary. Simple averaging of the block of probes is applied. Experimental results prove that the averaging is a key point for further calculations. Moreover, the PMSM motor operates more stable. This means a smaller difference between the set point and the actual speed during both no-load and load operation.
6
Selektywne osadzanie powłok cynkowych
Przywóski A., Czerwiński R.
Inżynieria Powierzchni
|
2012
|
nr 4
26-31
PL
Przedstawiono metodę selektywnego nakładania powłok metalicznych zwłaszcza cynku i jego stopów. Omówiono właściwości funkcjonalne i zastosowanie powłok cynkowych i stopowych cynku z niklem, kobaltem i żelazem nakładanych metodą selektywną. Otrzymano powłoki o dobrych właściwościach, wdrożone do zastosowań praktycznych jako powłoki ochronne i regeneracyjne.
EN
Method of selective metal plating especially zinc and its alloys is presented. The functional properties of the coatings and the use of zinc and zinc alloy with nickel, cobalt and iron imposed by selective plating are discussed. The method has been implemented in practical applications and coatings have been obtained with good protective properties and for regeneration.
7
Zastosowanie enkodera absolutnego do sterowania silnikiem synchronicznym z magnesami trwałymi
Rudnicki T., Czerwiński R.
Elektronika : konstrukcje, technologie, zastosowania
|
2012
|
Vol. 53, nr 8
121-124
PL
Główną tezą artykułu jest przedstawienie możliwości wykorzystania enkodera absolutnego AMT 203 do sterowania bezszczotkowego silnika synchronicznego z magnesami trwałymi. Wartością naukową artykułu jest wykazanie, metodą eksperymentów laboratoryjnych, że rodzaj zastosowanego enkodera może być stosowany do sterowania komutatora energoelektronicznego do prędkości obrotowej około 670 obr/min.
EN
The main thesis of the paper is to present the possibility of using the absolute encoder AMT 203 to control of Permanent Magnet Synchronous Motor. The advantage of the article is to show with the lab experimental method, that the particular encoder can be used for controlling the electronic commutator to rpm about 670.
8
Content available Komputerowy symulator obiektu przeznaczony do testowania oprogramowania sterowników PLC
Kulisz J., Czerwiński R., Mocha J., Chmiel M.
Pomiary Automatyka Kontrola
|
2011
|
R. 57, nr 1
3-5
PL
W artykule przedstawiono koncepcję programowego symulatora obiektu sterowania przeznaczonego do uruchamiania i testowania oprogramowania dla sterowników PLC. Symulator emuluje zachowanie fizycznego obiektu przemysłowego i komunikuje się ze sterownikiem za pośrednictwem karty wejścia-wyjścia podłączanej do komputera. Pozwala on na przetestowanie tworzonej aplikacji bez udziału fizycznego obiektu, dzięki czemu znacząco przyspiesza proces tworzenia, uruchamiania oraz testowania oprogramowania.
EN
The paper discusses hardware and software tools used to support program testing and verification of Programmable Logic Controllers (PLC). Three main ideas of tools supporting PLC application development are presented: software PLC simulators (Fig. 1), software PLC simulators with software object simulators (Fig. 2), and software object simulators with a hardware PLC (Fig. 4). The last idea is discussed wider in the paper. The authors propose a new concept of the tool for supporting PLC program testing - an object simulator which is a separate device. The simulator consists of a PC equipped with an appropriate I/O card, and an object simulator program running on the PC. The object simulator program is responsible for emulating behavior of an industrial object, and providing appropriate visualization of its operation, enabling also the PLC programmer to simulate object faults. The PC does not communicate with the PLC using a network interface, but through physical I/Os of the PLC. The simulator is thus capable of testing the most of functionality built in PLC I/O modules, and time-critical functions, e. g. interrupts. The proposed concept of an object simulator can provide a reliable substitute for a physical object, and thus a significant part of software tests can be performed with use of the simulator. This can significantly facilitate and accelerate development of the application.
9
Content available Układy sterowania silnikiem PMSM
Rudnicki T., Czerwiński R., Fręchowicz A.
Maszyny Elektryczne : zeszyty problemowe
|
2011
|
Nr 2(90)
51-55
EN
The paper concerns different aspects of driving the permanent magnet synchronous motor (PMSM). The excitation in the PMSM motor is provided thanks to permanent magnet instead of the field windings. Special construction causes that the PMSM motor has sinusoidal back EMF. The motor requires sinusoidal stator currents to produce constant torque. Mathematical analysis is presented in the paper (d, q model). Elements of Park transform, which enables to calculate d, q variables from motor phase variables is also presented. The mathematical model is the base for the control driver proposition. Apart from the mathematical model, the laboratory model is presented in the paper. This model is adjusted to work out and test different algorithms of controlling hybrid vehicles. Proposition of control design of the PMSM motor using field oriented control (FOC) is included in the paper.
10
Sterowanie bezszczotkowym silnikiem synchronicznym z magnesami trwałymi
Rudnicki T., Czerwiński R.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 11
120-123
PL
W artykule przedstawiono model matematyczny bezszczotkowego silnika synchronicznego z magnesami trwałymi. Dokładniej rzecz biorąc, analizowana jest konstrukcja, w której magnesy oraz uzwojenie twornika są umieszczone tak, aby powstająca w wyniku rotacji SEM miała postać sinusoidalną. Silnik oczywiście też zasilany jest prądem sinusoidalnym. Taka konstrukcja cechuje się szerokim zakresem regulacji prędkości obrotowej. Model matematyczny został uzupełniony o szczegółową propozycję wektorowego układu sterowania. Zaprezentowany układ umożliwia sterowanie zarówno momentem obrotowym, jak i prędkością obrotową (sterowanie strumieniem). W ramach badań układu zostały przeprowadzone symulacje potwierdzające skuteczność przyjęty założeń.
EN
The paper presents mathematical model of the brushless synchronous motor. As the matter of fact, the permanent magnet synchronous motor (PMSM) with sinusoidal back EMF is examined. The motor requires sinusoidal stator currents to produce constant torque. Such a construction enables wide range of the rotation speed. The paper presents mathematical analysis of the motor operation (d, q model) that serves as the base to develop several options of the driver design. The elements of the field oriented control (FOC) technique are present. Performed simulations prove the effectiveness of the assumptions.
11
State minimization by means of incompatibility graph coloring
Czerwiński R., Kania D.
Elektronika : konstrukcje, technologie, zastosowania
|
2011
|
Vol. 52, nr 3
160-162
EN
A method for state minimization of FSMs is presented which is based on coloring the incompatibility graph, introduced in letter algorithm, it is very compact and can be implemented as a quick computer program, especially as a preprocessing method in the process of exact state minimization.
PL
Metoda minimalizacji stanów układów sekwencyjnych jest przedstawiona w artykule. Zaprezentowana metoda wykorzystująca metodę kolorowania grafu niezgodności stanów jest bardzo zwięzła i może być zaimplementowana jako szybki program komputerowy. Metoda jest szczególnie przydatna w procesie wstępnego zredukowania liczby stanów w celu przeprowadzenia dokładnej minimalizacji.
12
Content available An Algorithm of the Test Pairs Minimization by means of the Incompatibility Graph
Czerwiński R., Rudnicki T.
Pomiary Automatyka Kontrola
|
2010
|
R. 56, nr 6
573-575
EN
A heuristic method of the test pairs minimization in Two-Pattern testing is presented. The method is designed for test pattern generators including ROM and MISR, while the goal of the minimization is reduction of the ROM size. The method is based on the coloring the incompatibility graph. Authors present original application of the coloring the incompatibility graph. Introduced in the paper algorithm is very compact and can be implemented as a quick computer program. Primary experiments prove the high effectiveness of the method.
PL
W niniejszej pracy przedstawiono heurystyczną metodę minimalizacji liczby par testowych potrzebnych do testowania uszkodzeń opóźnieniowych. Metoda ta polega na tworzeniu w kolejnych etapach minimalizacji grafu niezgodności par testowych. Minimalizacja opiera się na kolorowaniu takiego grafu. Ostateczna liczba par testowych jest równa liczbie chromatycznej grafu. Naturalnie, kolory przyporządkowane poszczególnym wierzchołkom grafu zawierają informację, które pary testowe mają być ze sobą sklejane. O końcowej liczbie par testowych po procesie sklejania decyduje liczba stanów nieokreślonych występujących w parach testowych przed procesem sklejania. Jeżeli liczba tych stanów jest duża, wówczas istnieje wiele możliwości sklejania par testowych. Jednak tylko kilka rozwiązań sklejania daje minimalną końcową liczbę par testowych po procesie sklejania. Metoda nie wymaga rozwiązania problemu pokrycia znanego z klasycznych metod minimalizacji. Kilka sklejonych par testowych (rys. 3) w jedną parę testową (rys. 4) oznacza, że w jednym takcie zegarowym zostanie przetestowanych kilka ścieżek układu ze względu na występowanie w nich uszkodzeń opóźnieniowych. Mniejsza liczba par testowych oznacza mniejszą liczbę słów programujących, a także mniejsze wykorzystanie pamięci ROM generatora par testowych z pamięcią ROM (rys. 1) przy jednoczesnym wysokim współczynniku pokrycia par testowych. Dodatkową zaletą mniejszej liczby par testowych jest mniejsza liczba potrzebnych taktów zegarowych do ich generacji. Poszczególne kroki metody minimalizacji liczby par testowych (rys. 6) zostały przedstawione na prostym przykładzie (rys. 5). Wstępne wyniki eksperymentów dają bardzo dobre wyniki.
13
Content available Metoda syntezy logicznej ukierunkowana na wykorzystanie elementu XOR
Ławrocki Ł., Czerwiński R.
Pomiary Automatyka Kontrola
|
2009
|
R. 55, nr 8
636-638
PL
W artykule przedstawiono nową metodę syntezy logicznej przeznaczonej dla matrycowych struktur programowalnych CPLD. Opisywana metoda wykorzystuje elementy znane z rozłącznej dekompozycji Curtisa, jednocześnie pozwalając ukierunkować syntezę logiczną na efektywne wykorzystanie elementu XOR. Wstępne wyniki eksperymentów potwierdzają skuteczność opracowanej metody syntezy logicznej.
EN
This paper presents XOR-based logic synthesis approach for CPLD devices. A novel decomposition-based logic synthesis is introduced in the paper. The method is based on the Curtis functional decomposition and is developed paying special attention to utilizing XOR gates. As opposed to the Curtis functional decomposition, the number of complements of column patterns in described method is known, and it isn't greater than four. This feature allows carrying out the process of decomposition using only n-1 column patterns, with n occurring in the logical function. Each pattern appears in a logical function, so it is linked to a number of vectors. The process of decomposition should be carried out in such a way, that pattern excluded from the analysis was related to the greatest possible number of vectors. This implies to obtain the best result of decomposition of logic functions. The way of encoding column patterns is also presented in the paper. The described method was compared with the method in the Quartus II. Primary experimental results, carried out using thirteen benchmarks, prove an effectiveness of the method. Ten percentage improvement in performance compared to bests Quartus II methods was achieved. However, the method has few weaknesses and should be treated as a work in progress.
14
Content available remote Synthesis of finite state machines for CPLDs
Czerwiński R., Kania D.
International Journal of Applied Mathematics and Computer Science
|
2009
|
Vol. 19, no 4
647-659
EN
The paper presents a new two-step approach to FSM synthesis for PAL-based CPLDs that strives to find an optimum fit of an FSM to the structure of the CPLD. The first step, the original state assignment method, includes techniques of two-level minimization and aims at area minimization. The second step, PAL-oriented multi-level optimization, is a search for implicants that can be shared by several functions. It is based on the graph of outputs. Results of experiments prove that the presented approach is especially effective for PAL-based CPLD structures containing a low number of product terms.
15
Modelowanie automatów synchronicznych w języku VHDL pod kątem efektywnego wykorzystania niezależnych narzędzi syntezy
Czerwiński R., Kulisz J.
Elektronika : konstrukcje, technologie, zastosowania
|
2009
|
Vol. 50, nr 2
77-82
PL
Artykuł dyskutuje pewne zagadnienia opisu automatów sekwencyjnych w języku opisu sprzętu VHDL, a w szczególnie problem połączenia syntezy logicznej wykonywanej w narzędziu niezależnym z syntezą fizyczną wykonywaną w oprogramowaniu komercyjnym, dostarczanym przez producenta układów programowalnych. Ze względu na czytelność i przenaszalność najbardziej atrakcyjnym sposobem wprowadzenia projektu po syntezie logicznej do narzędzia komercyjnego powinien być opis w języku opisu sprzętu, dokonany na możliwie najwyższym poziomie abstrakcji. Ponieważ narzędzia komercyjne mogą głęboko ingerować w logiczną strukturę projektu, opis behawioralny, połączony z kodowaniem stanów zdefiniowanym przez projektanta, nie zapewnia optymalnej jakości syntezy. Autorzy proponują styl opisu, który jest przenaszalny i czytelny, a jednocześnie umożliwia efektywne przeprowadzenie syntezy fizycznej w systemach komercyjnych. Wyniki eksperymentów dowodzą, że zaproponowana metoda opisu, wraz z odpowiednią metodą kodowania stanów wewnętrznych, prowadzą do redukcji powierzchni układów CPLD, w których realizowany jest automat sekwencyjny.
EN
The paper discusses certain issues concerning FSM description in an HDL, and in particular the problem of combining logic synthesis performed in vendor-independent tools with physical synthesis performed in commercial tools, supplied by PLD vendors. Because of its clarity and portability, a textual description in an HDL seems to be the most attractive way of porting the project to a commercial tool, after the logic synthesis stage. The description should use the highest possible level of abstraction. Because commercial software can in many cases "destroy" logical structure generated by independent tools, behavioural description combined with user-defined state coding doesn't provide optimal quality of synthesis. The authors propose a style of FSM modelling, that is still portable and readable, and enables effective physical synthesis in commercial tools. The method was verified for CPLD circuits. Experimental results prove that the proposed style of description, combined with an appropriate state coding, leads to more effective synthesis with regards to logic resources used.
16
Content available remote Logic synthesis dedicated for CPLD circuits
Kania D., Milik A., Kulisz J., Opara A., Czerwiński R.
Electronics and Telecommunications Quarterly
|
2009
|
Vol. 55, No 2
287-315
EN
The paper presents synthesis strategies for PAL-based devices. All component methods used in presented strategies are originally developed. In this paper the essentials of all methods have been presented. Exact algorithms descriptions can be found in referenced materials. The optimization of synthesis methods were aimed toward required areas minimization or propagation delay minimization (reducing number of levels). A low computation complexity of synthesis methods that use tri-state output buffers or output graphs make them useful as additional steps of complex synthesis strategies. Application of those methods can radically reduce areas or propagation delay. Without doubt the best results in terms of required surface can be obtained by methods that use decomposition components. Decomposition methods that extend classical model of functional decomposition (Curtis' decomposition - row based and column based decompositions) are computing demanding procedures. The binary decision diagram was taken into consideration in order to increase computation performance/efficiency. The experience that has been gained in implementation of column and row based decomposition allows to implement efficient partitioning procedures for the BDD. Decomposition results for the BDD methods are slightly worse as referenced to previous approaches. The synthesis process is computation efficient and allows to decompose complex logic circuits in reasonable amount of time. The exploration of BDD decomposition methods shows their undiscovered potential that still can be developed especially for decomposition of function consisting of few hundred of input and output variables. Several years' of experience in design of decomposition procedures for CPLD allows developing complex synthesis strategies that have been presented as summary of the paper. They are dedicated for different CPLD families addressing different features (e.g. three-state output buffers) and requirements (e.g. propagation time constraint).
17
Kodowanie stanów samokorekcyjnych układów sekwencyjnych
Kania D., Czerwiński R.
Elektronika : konstrukcje, technologie, zastosowania
|
2008
|
Vol. 49, nr 5
107-111
PL
Przedstawiono problem kodowania stanów automatów sekwencyjnych w odniesieniu do realizacji tych układów w strukturach programowalnych. Głównym celem jest przedstawienie nowej metody prowadzącej do uzyskiwania struktur samokorekcyjnych. Proponowana metoda jest przedstawiona za pomocą prostej modyfikacji kodowania metodą 1-hot. Wyniki eksperymentów dowodzą, że zaproponowana metoda kodowania prowadzi do istotnej redukcji powierzchni struktury w porównaniu do rozwiązań uzyskiwanych klasyczną metodą kodowania 1-hot.
EN
The paper presents the problem of state assignment for finite state machines (FSM) dedicated to programmable logic devices. The purpose of the paper is to present a new approach to state assignment which provides a self-correcting circuits. The method, based on simple modification of 1-hot method is presented. Results of experiments prove that the proposed state assignment leads to significant reduction of chip area in comparison with the classical 1-hot method.
18
Content available Synteza logiczna układów sekwencyjnych realizowanych w strukturach CPLD opisanych za pomocą języka VHDL
Czerwiński R., Kania D.
Pomiary Automatyka Kontrola
|
2007
|
R. 53, nr 7
45-47
PL
W artykule przedstawiono problem kodowania stanów wewnętrznych automatów sekwencyjnych ukierunkowany na realizację układu w strukturze matrycowej typu PAL. Opracowano sposób uwzględniania elementów dwupoziomowej minimalizacji oraz elementów dopasowania już na etapie kodowania stanów wewnętrznych. Sporo miejsca poświęcono problemowi opisu automatu w języku opisu sprzętu VHDL pod kątem efektywnego przeprowadzenia syntezy logicznej w systemie Quartus II. Skuteczność metod kodowania i opracowanego opisu potwierdzają uzyskane wyniki eksperymentów.
EN
The paper concerns the problem of state assignment for finite state machines (FSM), targeting at PAL-based CPLDs implementations. The main feature of a PAL-based cell is a limited number of product terms (k AND-gates) that are connected to a single sum (OR-gate). Methods, that do not take into account this limited number of product terms in the process of state assignment, usually lead to multi-cell and multi-level structures. To make allowance for number of product terms the elements of two-level minimization and elements of technology mapping must be taken into account in the process of state assignment. This is possible thanks to Primary and Secondary Merging Conditions and Implicants Distribution Table. The problem of the sequential automata VHDL design is also considered. The VHDL design description of the FSM for Quartus II is proposed. Experimental results consider the efficiency of the proposed methods.
19
Strategie syntezy przeznaczone dla układów CPLD
Kania D., Kulisz J., Milik A., Czerwiński R.
Pomiary Automatyka Kontrola
|
2006
|
R. 52, nr 7 bis
103--105
PL
W artykule przedstawiono strategie syntezy opracowane dla struktur matrycowych typu PAL. Elementami tych strategii są przedstawione w poprzednich pracach oryginalne metody syntezy. W końcowej części pracy przedstawiono złożone strategie syntezy przeznaczone dla różnych układów CPLD (z/bez wyjściowych buforów trójstanowych). Strategie syntezy opracowane są pod kątem minimalizacji liczby bloków logicznych lub liczby warstw.
EN
This paper presents synthesis strategies for CPLDs. The original synthesis methods, presented in previous works, serve as the components of those strategies. The final part of the work presents the complex strategies of synthesis, aimed at the various CPLD circuits (with/without the three-state output buffers). Synthesis strategies are designed to optimize number of logical blocks or the number of levels.
20
Kodowanie stanów: minimalizacja liczby warstw z przekodowaniem
Czerwiński R.
Elektronika : konstrukcje, technologie, zastosowania
|
2006
|
Vol. 47, nr 11
26-28
PL
Przedstawiono oryginalny sposób kodowania stanów synchronicznych automatów sekwencyjnych ukierunkowany na minimalizację liczby warstw logicznych bloku przejść. Istota zaproponowanego pomysłu polega na przypisywania odpowiednim parom stanów reprezentacji binarnej o odległości kodowej równej jeden. Idea metody kodowania polega na wydłużaniu długości słowa, co prowadzi do minimalizacji liczby warstw bloku przejść. Wykorzystanie tablicy rozkładu implikantów oraz analiza pierwotnych i wtórnych warunków sklejenia umożliwia dopasowanie struktury układu sekwencyjnego do struktury matrycowego układu programowalnego, którego rdzeń stanowi struktura AND/OR typu PAL.
EN
The paper presents a novel method of FSM state coding. The method is oriented towards logic minimization of the transition block. The essence of the method consists in assigning code words that differ only in one position, to appropriate pairs of states. This way elements of synthesis, supposed to improve logic minimization, are introduced into the coding process. One of the main ideas is also to lengthen the code word, if necessary. The paper introduces the concept of Implicant Distribution Table, and defines Primary and Secondary Merging Conditions. Analysis of the Implicant Distribution Table with the Primary and Secondary Merging Conditions makes it possible to effectively map FSM-s onto PAL-based CPLD-s.
first rewind previous Strona / 2 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.