Wyniki wyszukiwania - Biblioteka Nauki

1

Single-ended four-quadrant multiplier without any passive components

100%

Ramasamy L. , Nevin J. H.

Electron Technology : Internet Journal

|

2005/2006

|

tom Vol. 37/38, nr 5

1-4

EN

A COMOS four-guadrant analog multiplier has been designed wihout any passive components to produce a highly linear single-ended output. A fundamental Gilbert-cell circuits is coupled with a CMOS adder circuit and operational amplifier to produce a highly linear four-quadrant multiplier. The circuit achieves high speed operation and eliminates all passive components. The entire circuit is designed using only CMOS. A symmetrical design approach is used to provide a self balanced output with higher accuracy, low offset and high linearity.

2

Układy pracujące w trybie prądowym

89%

Jankowski M. , Ciota Z.

Mikroelektronika i Informatyka : prace naukowe

|

2001

|

tom Z. nr 1

53-62

PL

Opracowano metodę efektywnego projektowanja podstawowych bloków układów prądowych CMOS. minimaljzując przesłuchy sygnału zegarowego oraz niepożądane efekty pasożytnicze. Powstała w ten sposób biblioteka, umożliwiająca szybkie projektowanie układów prądowych pracujących zarówno w czasie ciągłym jak również z wykorzystaniem cyfrowych sygnałów zegarowych.

3

Design of high frequency OTA in 130 nm CMOS technology with single 1.2 V power supply

71%

Pankiewicz B. , Madej M.

Zeszyty Naukowe Wydziału ETI Politechniki Gdańskiej. Technologie Informacyjne

|

2010

|

tom T. 18

403-408

EN

In this paper, a CMOS operational transconductance amplifier (OTA) for low power supply voltage and VHF continuous time filtering applications is described. The input stage of the proposed circuit is based on CMOS inverters. The transconductance of OTA is tuned using the bulk effect of transistors. A tuning circuit is also discussed. A good frequency behavior of the described OTA is obtained due to the lack of internal nodes. In order to enhance a DC voltage gain of the open loop OTA, a negative resistance circuit is employed. This circuit is also tuned. The proposed amplifier was designed and simulated using the UMC (United Microelectronic Corp., Taiwan) 130 nm process with the 1.2 V supply voltage. The OTA was used in the application of a third order Gm - C elliptic filter. SPECTRE simulation results show the cutoff frequency of about 800 MHz and the THD less than - 40 dB for the output voltage up to 0.5 Vpp.

PL

W artykule przedstawiono wzmacniacz transkonduktancyjny OTA zasilany niskim napięciem i przeznaczony do użycia w filtrach czasu ciągłego w zakresie wysokich częstotliwości przetwarzanych sygnałów. Stopień wejściowy zbudowany jest w oparciu o inwertery CMOS. Wartość transkonduktancji wzmacniacza jest przestrajana z wykorzystaniem efektu podłożowego tranzystorów. Omówiono również układ dostrajania wzmacniacza. Brak wewnętrznych węzłów zapewnia dobre charakterystyki częstotliwościowe wzmacniacza. W celu osiągnięcia wysokiego wzmocnienia napięciowego, stopień wejściowy wzmacniacza został obciążony układem o ujemnej rezystancji. Opisany układ zaprojektowano oraz wykonano symulacje po ekstrakcji topografii z użyciem technologii UMC (United Microelectronic Corp., Taiwan) 130 nm przy napięciu zasilania 1,2 V. Jako przykład zastosowania wzmacniacza zaprojektowano dolnoprzepustowy filtr eliptyczny trzeciego rzędu. Symulacje z użyciem oprogramowania SPECTRE wykazały częstotliwość odcięcia równą 800 MHz i zniekształcenia THD wynoszące mniej niż -40 dB dla napięcia wyjściowego o wartości 0,5 Vpp.

4

Design of Bandgap Core and Startup Circuits for All CMOS Bandgap Voltage Reference

62%

Hongprasit S. , Sa-Ngiamvibool W. , Aurasopon A.

Przegląd Elektrotechniczny

|

2012

|

tom R. 88, nr 4a

277-280

EN

This paper proposes a new self-biased op-ampˇŚs startup circuit design and improved bandgap core circuit for all CMOS bandgap voltage reference (BGR). In a conventional BGR circuit, the startup circuit may be designed either be required an external power on reset signal (POR) or composed of several MOS transistors for generating bias current and the bandgap core circuits has two nodes that are controlled currents and voltages by resistors of the same value. The new startup circuit presented here is designed by using only one NMOS transistor with circuit solutions suitable for low supply-voltage operation and achieved the correct bias point stability at the power on and the bandgap core circuit is defined the currents and voltages only one node which can be controlled by input voltages definition of op-amp are equalized for reducing the number of resistor. The simulation results indicate reference voltage of about 500.2 mV, temperature coefficient(TC) of 5ppm/˘XC, which can be successfully operated with a minimum power supply of 1.2V at a temperature of 0-100˘XC and a total power dissipation of 10.7 �ÝW at room temperature.

PL

W artykule zaproponowano nowe możliwości projektowania CMOS pasmowych wzorców napięcia. W obwodach konwencjonalnych wymaga ne jest użycie zewnętrznego sygnału resetu albo użycie kilku tranzystorów MOS generujących prąd polaryzacji. W nowej koncepcji wykorzystywane są tylko tranzystory NMOS co umożliwia pracę przy niskim napięciu zasilającym.

5

Pikselowy cyfrowy układ CDS przeznaczony do przetwornika obrazu CMOS

54%

Jakusz J. , Kłosowski M. , Jendernalik W. , Blakiewicz G.

Przegląd Elektrotechniczny

|

2013

|

tom R. 89, nr 10

83-85

PL

W artykule zaproponowano cyfrowy układ CDS (Correlated Double Sampling) przeznaczony do przetwornika obrazu CMOS. Układ różni się od klasycznych rozwiązań tym, że dwie pamięci przechowujące próbki sygnału wizyjnego zastąpiono jednym licznikiem rewersyjnym. Dzięki tej modyfikacji możliwa jest znaczna redukcja powierzchni układu CDS i umieszczenie go w każdym pikselu przetwornika obrazu CMOS. System został zaprojektowany i przesymulowany w technologii CMOS 180 nm.

EN

In this paper a digital CDS (Correlated Double Sampling) circuit for the CMOS image sensor is proposed. This circuit differs from the conventional solutions in that the two memories, storing video samples, are replaced by a reversible counter. This modification enables a significant reduction in the area and it makes possible to put the CDS in each pixel. The system has been designed and simulated in 180 nm CMOS technology.

6

The MPW service development

54%

Obrębski D. , Kucharski K. , Tomaszewski D. , Kłos H.

Elektronika : konstrukcje, technologie, zastosowania

|

2011

|

tom Vol. 52, nr 3

16-21

PL

Artykuł przedstawia zakończony w ubiegłym roku w Instytucie Technologii Elektronowej proces uruchamiania usługi MPW (Multi Project Wafer). Jego celem było umożliwienie studentom polskich i zagranicznych uczelni technicznych taniego wykonania prototypowego układu scalonego ASIC opracowanego w ramach zajęć lub pracy dyplomowej. Usługa MPW oparta jest na własnym procesie technologicznym ITE (3 µm bulkCMOS), który nie należy do nowoczesnych, jednakże jego koszty produkcji są bardzo niskie, a ponadto dzięki obsłudze nowoczesnych narzędzi projektowania EDA-CAD jego zastosowanie w procesie dydaktycznym może być bardzo wartościowe. Na potrzeby serwisu MPW w Instytucie został opracowany pakiet projektowy dedykowany procesowi C3P1 M2 - ITE Process Design Kit - IDK, obsługujący funkcjonalności typowe dla rozbudowanych pakietów pochodzących od komercyjnych firm technologicznych (foundries). IDK współpracuje z narzędziami EDA-CAO firmy Cadence Design Systems™ (CDS), najpopularniejszymi na uczelniach.

EN

This paper presents the MPW (Multi Project Wafer) service development, which was completed in the Institute of Electron Technology last year. The main goal of this work was to enable Polish and foreign technical universities to fabricate in a cost effective way ASICs developed by students during courses or as diploma works. The MPW service is based on ITE proprietary CMOS process, - 3 µm bulk CMOS, which, as the authors realize, is not up-to-date. On the other hand, its manufacturing costs are very low and due to support of contemporary EDA-CAD tools its utilization during the microelectronics and silicon technology courses can be a valuable expenence. The C3P1 M2 process is supported by ITE Process Design Kit (IDK), developed internally, which provides features typical for PDKs coming from regular foundries. IDK is dedicated for use with Cadence Design Systemss (COS) software, as the most popular in academia community.

7

Ultra-low-voltage LNA with high gain and low noise figure

54%

Bastos I. , Oliveira L. B. , Oliveira J. P. , Goes J. , Silva M. M.

International Journal of Microelectronics and Computer Science

|

2013

|

tom Vol. 4, nr 3

124--128

EN

We present a balun LNA with noise and distortion cancellation using double feedforward. A common-gate and a common-source stage are combined, and their resistive loads are replaced by transistors biased close to saturation to allows low supply voltage, without gain degradation. The proposed feedforward boosts the LNA gain and reduces the noise ﬁgure (NF). Simulation results with a 130 nm CMOS technology show that the gain is up to 24 dB and the NF is below 3.2 dB. The total power dissipation is 2.25 mW, leading to an FoM of 6.4 mW-1 with 0.6 V supply.

8

An Integrated Analog Demultiplexer for Spatial Multiplexing of Local Elements Scheme Using MOS Transistors

54%

Capovilla C. E. , Araujo H. X. , Kretly L. C.

Przegląd Elektrotechniczny

|

2014

|

tom R. 90, nr 3

115--118

EN

This paper proposes a CMOS analog demultiplexer for Spatial Multiplexing of Local Elements scheme at baseband level. This technique is a front-end receiver architecture which uses only one RF channel, carrying multiplexed information from multiple antennas into one RF single channel. The described circuit has four channels, in which each channel has a differential switch pair and an OTA for amplification and differential to single-ended signal conversion. The specifications and simulation performance are in close agreement, which validate the proposed compact design.

PL

W artykule zaprezentowano analogowy demultiplekser CMOS do przestrzennego multipleksowania (Spatial multiplexing). Ta technika jest stosowana w odbiornikach używających tylko jeden kanał RF i umożliwia multipleksowanie informacji z wielu anten. Opisany układ ma cztery kanały i każdy z kanałów ma różną parę kluczy.

9

Scalony szerokopasmowy nadajnik dla systemu bezprzewodowej rejestracji potencjałów neuronowych

54%

Turcza P. , Młynarczyk J.

Pomiary Automatyka Kontrola

|

2013

|

tom R. 59, nr 3

231--234

PL

W artykule przedstawiono projekt scalonego szerokopasmowego nadajnika dla systemu bezprzewodowej rejestracji potencjałów neuronowych. Prezentowany nadajnik został zaimplementowany w technologii CMOS 180 nm i pracuje w paśmie 4 GHz z modulacją OOK. Maksymalna oferowana szybkość transmisji sięga 80 Mb/s. Średni pobór mocy, przy szybkości transmisji 20 Mbit/s i zasięgu 4 m wynosi 1,8 mW. Struktura nadajnika zajmuje powierzchnie 0,4 x 0,75 mm2, na której oprócz elementów aktywnych mieszczą się cewki obwodu rezonansowego generatora LC i wzmacniacza RF. Napięcie zasilania układu wynosi od 1,5 V do 1,8 V, co pozwala na zasilanie nadajnika z jednej baterii pastylkowej. Układ sterujący nadajnika zaimplementowano w ultra niskomocowym układzie FPGA firmy Silicon Blue. Zawiera on kodera FEC, moduł przeplotu danych oraz kontroli mocy transmisji.

EN

The paper presents a low power integrated wideband telemetry system for neural recording. The presented system operates in 4 GHz band. It makes use of OOK modulation and offers very high data rate, up to 80 Mbits/s. The proposed system (Fig. 1) consists of an FPGA based controller and an an RF transmitter. The controller implements an FEC encoder, a bit interleaver, a scrambler and a pulse generator driving the RF transmitter. The FEC encoder is based on a bit-serial (233, 255) Reed-Solomon encoder. The scrambler is responsible for producing appropriate numbers of transitions in the transmitted signal to facilitate bit syn-chronization in the receiver. The RF transmitter was implemented in 180 nm CMOS process with an area of 0.4 x 0.75 mm2. It consumes 1.8 mW operating with the 20 Mbits/s data rate and the transmission range set to 4 m. All of the inductors were integrated on the transmit-ter silicon die, so the only external components are power supply bypass capacitors. For the experimental tests of the presented system a dedicated ultra wide-band antenna was designed on a 0.813 mm microwave substrate (Fig. 7). The radiating element (top layer) has dimensions of roughly 16 x 15 mm and the ground plane dimensions are 16 x 12 mm (bottom layer). The antenna features a very wide impedance band-width of 2.45 GHz (reflection coefficient below -10 dB) and operates in the frequency range 3.30 to 5.75 GHz. The antenna gain at the intended center frequency of the system, i.e. 4 GHz, is 2 dBi and VSWR is below 1.2. The accompa-nying receiver makes use of an AD8318 logarithmic detector.

10

Filtr górnoprzepustowy pracujący w temperaturze 4,2 K

54%

Pająkowski J.

Elektronika : konstrukcje, technologie, zastosowania

|

2008

|

tom Vol. 49, nr 5

46-48

PL

W artykule opisana jest praca i zachowanie filtru górnoprzepustowego drugiego rzędu Sallen-Key w temperaturze 4,2 K. Filtr został zbudowany przy wykorzystaniu wzmacniacza operacyjnego typu AD8594 wykonany w technologii CMOS. Przedstawiono wykres częstotliwościowy i fazowy. Porównano stałą czasową odpowiedzi filtru na skok jednostkowy w temperaturach 300 K i 4,2 K.

EN

The article describes behaviour of Sallen-Key second order high-pass filter at 4.2 K. A filter is based on AD8594 operational amplifier built in CMOS technology. The frequency and phase diagrams are presented. The time-constant response to filter elementary jump for temperatures of 300 K and 4.2 K is compared.

11

Wzmacniacz AD8594 w niskich temperaturach

54%

Pająkowski J.

Elektronika : konstrukcje, technologie, zastosowania

|

2008

|

tom Vol. 49, nr 6

156-158

PL

W artykule opisano właściwości wzmacniaczy operacyjnych CMOS AD8594 w zakresie temperatur 4,2...300 K. Przedstawiono charakterystyki trzech podstawowych parametrów w funkcji temperatury: wzmocnienia napięciowego, wejściowego napięcia niezrównoważenia i częstotliwości granicznej trzydecybelowej. W niniejszym artykule pokazano, że możliwa jest praca wzmacniacza AD8594 w temperaturze wrzenia ciekłego helu.

EN

The article describes behaviour of CMOS operational amplifiers AD8594 at temperatures from 4,2 to 300 K. The three basic parameters versus temperature are presented: open loop gain, offset and 3dB limit frequency. The article shows that operation of AD8594 amplifier is possible at temperature of liquid helium.

12

An Improvement of CMOS Voltage Reference

54%

Punyawong W. , Sa-Ngiamvibool W. , Aurasopon A. , Hongprasit S.

Przegląd Elektrotechniczny

|

2013

|

tom R. 89, nr 6

109--112

EN

This paper presents a CMOS voltage reference design, which is widely used in electronic circuits, both analog and digital circuits. In the conventional, a CMOS voltage reference circuit design composed of several MOS transistors and complicated circuits, the output voltage cannot be adjusted to any levels. Therefore, in this paper proposed the CMOS voltage reference circuit design technique based on current combination circuit, which it was reduced number of MOS transistors and the proposed circuit is able to operate without complex startup circuit. The performance of the proposed circuit is confirmed through PSPICE simulation results, the circuit can be operated with supply voltage varies from 1.85 - 4 V, the output voltage reference is about 500±2.5 mV at wide temperature range of -58 oC to 120°C, it has very low temperature coefficient of about 61.19 ppm/ °C, and low power dissipation is 5.51 μW.

PL

W artykule opisano ulepszone źródło napięcia wzorcowego w technologii CMOS. W ulepszonej technologii wykorzystuje się mniej tranzystorów a możliwość ustawiania napięcia jest bardziej uniwersalna niż w typowych układach tego typu.

13

Pomiar wzmocnienia napięciowego scalonych wzmacniaczy operacyjnych CMOS w zakresie temperatur od 4,2 K do 300 K

54%

Pająkowski J.

Pomiary Automatyka Kontrola

|

2008

|

tom R. 54, nr 6

371-373

PL

W artykule opisane jest badanie wzmacniaczy operacyjnych CMOS w zakresie temperatur od 4,2 K do 300 K. Charakterystyczną cechą wzmacniaczy operacyjnych CMOS jest histereza wejściowego napięcia niezrównoważenia dla pracy wzmacniacza przy otwartej pętli sprzężenia zwrotnego. W artykule opisany jest sposób, który pomimo istnienia histerezy wejściowego napięcia niezrównoważenia, pozwala na wykonanie pomiarów wzmocnienia napięciowego wzmacniaczy operacyjnych CMOS.

EN

The article describes study of the CMOS operational amplifiers within the temperatures ranging from 4,2 K to 300 K. The characteristic feature of CMOS operational amplifiers is hysteresis of input offset voltage for performance of amplifiers with open loop feedback. The method presented allows conducting measurements of voltage gain of CMOS operational amplifiers despite this hysteresis.

14

Evolution of IC Switching Voltage Regulator

54%

Rahman L. F. , Rong L. M. , Reaz M. B. I. , Husain H. , Marufuzzaman M.

Przegląd Elektrotechniczny

|

2015

|

tom R. 91, nr 10

154-160

EN

To satisfy the fast voltage regulation and low input harmonic current distortion, a voltage regulator and a power factor correction (PFC) pre-regulator need to be existed. Cascading the voltage regulator with the PFC pre-regulator is the simplest way to implement the switching voltage regulator. The voltage regulator and PFC pre-regulator is processed the input power for switching regulator serially. The switching regulators efficiency has confirmed deteriorate. The requirement of the harmonic emission has been satisfied by the various types of the non-cascading PFC switching regulators. In this paper, the evolution of the switching regulator and various types of the non-cascading PFC switching regulator is discussed and the design of implementation of different output power levels for two types of non-cascading PFC switching regulator is presented.

PL

Do regulacji napięcia skuteczną metodą jest kaskadowe połączenie regulatorów napięcia I układów korekcji współczynnika mocy PFC. W artykule omówiono ewolucje różnych przełączalnych regulatorów napięcia. Przedstawiono też projekt i zastosowanie dwóch rodzajów regulatorów nie połączonych kaskadowo.

15

W pełni różnicowy tor analogowy dla kamer z detektorem CMOS

54%

Sitek P.

Elektronika : konstrukcje, technologie, zastosowania

|

2009

|

tom Vol. 50, nr 8

199-202

PL

Artykuł omawia możliwości zastosowania w pełni różnicowych wzmacniaczy operacyjnych do konstrukcji toru analogowego kamer z czujnikiem CMOS. Rozwiązanie takie powinno zwiększyć odporność kamery na zakłócenia zewnętrzne oraz pochodzące z linii zasilających. Ma to znaczenie przy zasilaniu urządzeń za pomocą przetwornic napięcia stałego. Dodatkową zaletą jest możliwość fizycznego odsunięcia części cyfrowej kamery od części analogowej. Ma znaczenie przy projektowaniu termiki urządzenia. Różnicowy tor analogowy dla kamer CMOS został pomyślany z przeznaczeniem dla naukowych misji kosmicznych.

EN

We present the idea of the fully differential analogue front-end for a CMOS camera. The solution should improve the camera immune against external and power lines disturbance. It is especially important for the devices supplied by a DC/DC converter. Additionally distance between an analogue and a digital part of the device can be increased, without increasing the interference sensitivity. The differential front-end for CMOS cameras is suggested for the science space mission instruments.

16

The influence of annealing (900?C) of ultra-thin PECVD silicon oxynitride layers

51%

Mroczyński R. , Głuszko G. , Beck R. B. , Jakubowski A. , Ćwil M. , Konarski P. , Hoffman P. , Schmeißer D.

Journal of Telecommunications and Information Technology

|

2007

|

tom nr 3

16-19

EN

This work reports on changes in the properties of ultra-thin PECVD silicon oxynitride layers after high- temperature treatment. Possible changes in the structure, composition and electrophysical properties were investigated by means of spectroscopic ellipsometry, XPS, SIMS and electrical characterization methods (C-V, I-V and charge- pumping). The XPS measurements show that SiOxNy is the dominant phase in the ultra-thin layer and high-temperature annealing results in further increase of the oxynitride phase up to 70% of the whole layer. Despite comparable thickness, SIMS measurement indicates a densification of the annealed layer, because sputtering time is increased. It suggests complex changes of physical and chemical properties of the investigated layers taking place during high-temperature annealing. The C-V curves of annealed layers exhibit less frequency dispersion, their leakage and charge-pumping currents are lower when compared to those of as-deposited layers, proving improvement in the gate structure trapping properties due to the annealing process.

17

Composition and electrical properties of ultra-thin SiOxNy layers formed by rf plasma nitrogen implantation/plasma oxidation processes

51%

Bieniek T. , Beck R. B. , Jakubowski A. , Konarski P. , Ćwil M. , Hoffman P. , Schmeißer D.

Journal of Telecommunications and Information Technology

|

2007

|

tom nr 3

9-15

EN

Experiments presented in this work are a summary of the study that examines the possibility of fabrication of oxynitride layers for Si structures by nitrogen implantation from rf plasma only or nitrogen implantation from rf plasma followed immediately by plasma oxidation process. The obtained layers were characterized by means of: ellipsometry, XPS and ULE-SIMS. The results of electrical characterization of NMOS Al-gate test structures fabricated with the investigated layers used as gate dielectric, are also discussed.

18

Baza danych modeli jednostek funkcjonalnych układów CMOS dla potrzeb systemu redukcji poboru mocy

51%

Szcześniak W. , Szcześniak P.

Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej

|

2007

|

tom Nr 23

109-112

PL

Praca dotyczy systemu do przechowywania oraz analizy informacji o modelach jednostek funkcjonalnych układów cyfrowych CMOS. Przedstawia podstawowe wymagania projektu systemu, jego projekt oraz omawia niektóre aspekty jego implementacji. System utworzono w oparciu o środowisko relacyjnych baz danych HSQLDB dostępne na zasadzie wolnego oprogramowania. Został on wybrany ze względu na wysoką wydajność oraz łatwość integracji z tworzonym system do redukcji poboru mocy cyfrowych układów CMOS. W jego implementacji zastosowano warstwę pośredniczącą ORM (Object Relational Mapping) umożliwiającą łatwe przystosowanie do współpracy z inną bazą relacyjną danych, w przypadku zmiany wymagań w trakcie eksploatacji.

EN

The paper presents the developed software system for storing and analyzing information concerning digital CMOS circuits models’. The system has been designed with application of HSQLDB relational database system being the free software. The system was chosen because of its good performance and easy integration with the designed system for digital CMOS circuits’ power reduction. The developed system uses also the ORM (Object Relational Mapping) layer which enables for easy adaptation to another relational database system, in case of requirement change during the maintenance phase.

19

A low-voltage CMOS negative impedance converter for analogue filtering applications

51%

Jendernalik W.

Bulletin of the Polish Academy of Sciences. Technical Sciences

|

2007

|

tom Vol. 55, nr 4

419-423

EN

A novel current-inversion type negative impedance converter (CNIC) is presented. It is built without the use of any resistors. Furthermore, a second-order low-pass filter based on this CNIC is also analysed. It shows a bandwidth of 50 MHz at 320 J.LW power consumption and 2 V supply voltage when realized in a 0.35 ?m CMOS process.

20

Niskonapięciowe układy analogowe oparte na inwerterach CMOS

45%

Machowski W.

Elektronika : konstrukcje, technologie, zastosowania

|

2006

|

tom Vol. 47, nr 11

35-41

PL

Zaprezentowano rozwiązania układowe analogowych bloków funkcjonalnych zbudowane wyłącznie z najprostszych struktur inwerterów CMOS lub ich niewielkich modyfikacji. Dzięki temu omawiane układy charakteryzują się dobrymi właściwościami częstotliwościowymi oraz najmniejszymi z możliwych wymaganiami dotyczących napięcia zasilającego części analogowej układów CMOS VLSI. Rozważania zilustrowano wynikami symulacji w programie SPICE.

EN

Circuit implementations of analog building blocks comprising only CMOS inverter or inverter-like structures are presented. As a consequence the circuits in question have very good frequency response and the lowest possible supply voltage requirements for the analog part of CMOS VLSI. SPICE simulation results are also presented to ilustrate our considerations.