Wyniki wyszukiwania - Biblioteka Nauki

1

SI-Studio : environment for SI circuits design automation

100%

Szczęsny S. , Naumowicz M. , Handkiewicz A.

|

tom Vol. 60, nr 4

757-762

EN

The current work is an answer to the problem of designing switched-current (SI) circuits, which is usually a complex issue in the field of microelectronics. The mentioned task is a source of many mistakes and takes a lot of time for designers, therefore authors of the article decided to propose a software solution. This article presents an environment for design automation of analogue circuits in the switched currents technique. It points out the utility advantages of the described tools, which make the work of a VLSI designer much easier, moreover offering a possibility to parameterise the design process considering power consumption, chip area usage and its working speed. It also presents results of an automatic generation of a filter pair circuit, as well as a DCT circuit - automatically generated with the proposed SI-Studio software tools.

2

FPAA Accelerator for Machine Vision systems

100%

Szczęsny S. , Handkiewicz A. , Naumowicz M. , Melosik M.

|

tom R. 91, nr 9

184-187

EN

This article presents a proposition of an FPAA-type programmable accelerator for image preprocessing. The structure of the accelerator is modelled basing on CPLD digital circuits. The innovation here – is using the current mode, which makes it possible to implement the accelerator in nanometre technologies. Another original solution proposed in the work is a reconfigurable multi-output current mirror. The article describes the hardware layer and a method for programming it. An implementation of an RGB-to-YCrCb colour space converter is presented. Moreover physical parameters obtained in post-layout simulations are presented as well. The solution can be used as a standalone programmable circuit or as an IPcore for a larger analogue-digital system.

PL

W artykule przedstawiono propozycję programowalnego akceleratora typu FPAA do wstępnej obróbki obrazu. Struktura akceleratora wzorowana jest na cyfrowych układach CPLD. Innowacyjność polega na wykorzystaniu trybu prądowego, co umożliwia realizację akceleratora w technologiach nanometrowych. Kolejnym oryginalnym rozwiązaniem zaproponowanym w pracy jest rekonfigurowalne wielowyjściowe zwierciadło prądowe. W artykule omówiono warstwę sprzętową oraz metodę jej programowania. Zaprezentowano implementację konwertera przestrzeni barw RGB do YCrCb w akceleratorze i przedstawiono parametry fizyczne uzyskane w symulacjach post-layoutowych. Rozwiązanie może być wykorzystane jako samodzielny układ programowalny lub IP-core większego systemu analogowo-cyfrowego.

3

SI filter pair design with the use of topological analysis

100%

Handkiewicz A. , Rudnicki R. , Szczęsny S. , Katarzyński P.

|

2009

|

tom Vol. 50, nr 10

77-80

EN

The paper presents a low sensitive design strategy of analog filter pairs based on a gyrator-capacitor prototype circuit. The prototype circuit is synthesized with the use of topological analysis described in detail in the paper. A set of nonlinear algebraic equations is formulated by matching of coefficients obtained from the symbolic analysis with coefficients from the given transfer functions. Algorithms and programs are elaborated to implement the prototype circuit in switched-current (SI) technique. The elaborated algorithms and programs are illustrated in 3rd order filter pair example.

PL

Artykuł przedstawa mało wrażliwościową strategię projektowania analogowych par filtrów opartą na układzie żyratorowo-pojemnościowym. Prototyp układu jest syntezowany z użyciem analizy topologicznej opisanej szczegółowo w artykule. Zostaje sformułowany układ nieliniowych algebraicznych równań przez dopasowanie współczynników otrzymanych z analizy symbolicznej ze współczynnikami z funkcji transmitancji. Omówione i zaprezentowane zostają na przykładzie pary filtrów trzeciego rzędu algorytmy i programy do implementacji prototypu układu wykonanego w technice przełączanych prądów (Sl).

4

Genetic algorithms in gyrator-capacitor filters

88%

Handkiewicz A. , Katarzyński P. , Szczęsny S. , Melosik M. , Naumowicz M.

|

2011

|

tom Vol. 52, nr 12

56-59

EN

The paper deals with circuit parameter fitting in gyrator- capacitor prototypes of analogue filters. The genetic solver available in Matlab environment altogether with dedicated software was used for this task. There is the general idea presented as well as some experimental results that prove the feasibility of this approach. The investigations were made over classical single input, single output filters.

PL

Artykuł porusza zagadnienie dopasowania wartości elementów obwodu dla żyratorowo-pojemnościowych prototypów filtrów analogowych. W tym celu użyto solwer genetyczny pakietu Matlab wraz z dedykowanym oprogramowaniem. Praca ukazuje ogólną ideę doboru parametrów jak również wyniki eksperymentów, które pokazują praktyczne możliwości zastosowania tego podejścia. Badania przeprowadzono nad klasycznymi filtrami SISO.

5

2D DCT compression in the switched-current technique

88%

Szczęsny S. , Kropidłowski M. , Handkiewicz A. , Melosik M. , Śniatała P.

|

tom R. 90, nr 9

94-97

EN

The article presents a methodology for designing an analogue processor for a DCT compression using methods and strategies for designing digital circuits: the row strategy, a standard digital router and an automatic synthesis of architecture from its description in a VHDL-AMS language. The correctness of work of the topography has been verified with post-layout simulations of processing an exemplary image in the compressing task, using the discrete cosine transform. The quality of processing has been compared with other solutions available in literature by calculating the PSNR and Accuracy coefficients for the processed image. The article also presents changes of the PSNR coefficient depending on the level of the applied compression.

PL

W artykule zaprezentowana została metodologia projektowania analogowego procesora kompresji DCT z wykorzystaniem metod i strategii projektowania układów cyfrowych: strategii wierszowej, standardowego cyfrowego routera oraz metod automatycznej syntezy architektury z jej opisu w języku VHDL-AMS. Poprawność działania topografii zweryfikowana została symulacjami post-layoutowymi procesu przetwarzania przykładowego obrazu w zadaniu jego kompresji za pomocą dyskretnej transformaty kosinusowej. Jakość przetwarzania porównana została z innymi rozwiązaniami dostępnymi w literaturze poprzez wyliczenie współczynników PSNR oraz Accuracy dla przetworzonego obrazu. W artykule zaprezentowano również zmiany współczynnika PSNR w zależności od stopnia zastosowanej kompresji.