PL
 |
EN
Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 30

Liczba wyników na stronie
first rewind previous Strona / 2 next fast forward last
Wyniki wyszukiwania
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 2 next fast forward last
1
Content available remote Wykrywanie osób w obszarze zadymionym na podstawie obrazu z kamery termowizyjnej
100%
Grzechca D.
Przegląd Elektrotechniczny
|
2011
|
tom R. 87, nr 10
56-59
PL
W artykule zaproponowano sposób detekcji osób w obszarach silnie zadymionych na przykładzie komory kopalnianej. Obraz z kamery termowizyjnej jest wprowadzany do bloku wstępnego przetwarzania obrazu, po czym zastosowano dwa sposoby segmentacji, tzn. za pomocą wartości progowej (histogramu) oraz z wykorzystaniem triangulacji Delaunaya. W celu wyodrębnienia osoby zastosowano segmentację metodą rozrostu obszaru z określeniem punktu należącego do obiektu. Zaimplementowano trzy tryby analizy obrazu termowizyjnego, tj. ręczny, półautomatyczny i automatyczny, które w zależności od stopnia zadymienia mogą służyć do automatycznego powiadamiania o występujących zagrożeniach. Uzyskane wyniki służyć mogą do wsparcia osób monitorujących pracę w obszarach trudno dostępnych, np. w kopalniach węgla kamiennego, odciążając je od ciągłej i żmudnej analizy obrazu wizyjnego.
EN
The article proposes a method for people detecting in smoke areas on the example of a mine chamber. Image of a thermal imaging camera is placed on the image pre-processing block, and then two segmentation methods have been applied, ie, using the threshold value (histogram) and the Delaunay triangulation. In order to isolate an object (person) the region growing segmentation method has been used with custom starting point. The procedure has been written in Matlab where three modes of image analysis have been implemented: manual, automatic, and semiautomatic. Depending on the degree of smoke they can be used for automatic notification about any threats. These results may serve to support the guard which monitors workers in such areas, such as coal mines in freeing them from the continuous and painstaking analysis of the video image.
2
Content available Soft Fault Clustering in Analog Electronic Circuits with the Use of Self Organizing Neural Network
100%
Grzechca D.
Metrology and Measurement Systems
|
2011
|
tom Vol. 18, nr 4
555-568
EN
The paper presents a methodology for parametric fault clustering in analog electronic circuits with the use of a self-organizing artificial neural network. The method proposed here allows fast and efficient circuit diagnosis on the basis of time and/or frequency response which may lead to higher production yield. A self-organizing map (SOM) has been applied in order to cluster all circuit states into possible separate groups. So, it works as a feature selector and classifier. SOM can be fed by raw data (data comes from the time or frequency response) or some pre-processing is done at first. The author proposes conversion of a circuit response with the use of e.g. gradient and differentiation. The main goal of the SOM is to distribute all single faults on a two-dimensional map without state overlapping. The method is aimed for the development stage because the tolerances of elements are not taken into account, however single but parametric faults are considered. Efficiency analyses of fault clustering have been made on several examples e.g. a Sallen-Key BPF and an ECG amplifier. Testing procedure is performed in time and frequency domains for the Sallen-Key BPF with limited number of test points i.e. it is assumed that only input and output pins are available. A similar procedure has been applied to a real ECG amplifier in the frequency domain. Results prove a high efficiency in acceptable time which makes the method very convenient (easy and quick) as a first test in the development stage.
3
Content available remote Dobór pobudzenia testującego PWL za pomocą algorytmu SA z neuronową funkcją celu
100%
Grzechca D.
Przegląd Elektrotechniczny
|
2012
|
tom R. 88, nr 11b
64-67
PL
W artykule przedstawiono sposób doboru pobudzenia testującego dla analogowego układu elektronicznego z wykorzystaniem algorytmu symulowanego wyżarzania (SA) z funkcją celu opartą na samoorganizującej się sztucznej sieci neuronowej (SOM). Podstawowym celem metody jest wykrycie wszelkich pojedynczych uszkodzeń parametrycznych za pomocą sygnałów mierzonych w 3 węzłach dostępnych z zewnątrz układu. Optymalizacji podlega odcinkami liniowy kształt napięcia, który podawany jest na wejście układu filtra. W artykule przedstawiono ideę wykorzystania hybrydowej metody optymalizacyjnej, która przeszukuje przestrzeń rozwiązań za pomocą algorytmu SA, natomiast ocena rozwiązania dokonywana jest na podstawie analizy SOM. Zaprojektowano pobudzenie wejściowe dla filtru aktywnego Sellen-Key’a, a ponadto przeanalizowano skuteczność metody dla różnych modeli uszkodzeń parametrycznych. Wyniki symulacji wskazują na wysoką skuteczność proponowanej metody.
EN
The paper presents a selection of the PWL test excitation for analog electronic circuit using the simulated annealing algorithm (SA) with the objective function based on self-organizing artificial neural network (SOM). The primary objective of the method is to detect any single parametric fault using signals measured at three outer accessible nodes of the system. Optimization is subjected to PWL input voltage which is fed to the input of the filter. The idea of a hybrid optimization method consists of SA algorithm (searches the space of solution) but the assessment is based on SOM analysis. It has been designed test stimuli for the filter Sellen-Key, and analyzed the effectiveness of this method for various parametric fault models. The simulation results indicate the high effectiveness of the proposed method.
4
Wykorzystanie układu FPAA w laboratorium przetwarzania sygnałów dla studentów kierunku inżynieria biomedycznych
63%
Grzechca D. , Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
tom Vol. 51, nr 12
95-98
PL
W artykule opisano jedno z ćwiczeń laboratoryjnych (detektor zespołu QRS) przedmiotu cyfrowe przetwarzanie sygnałów dla studentów kierunku inżynieria biomedyczna. Detektor zespołu QRS jest budowany w układzie FPAA, po czym analizowane są wpływy i zależności poszczególnych bloków funkcjonalnych (filtr pasmowo przepustowy, prostownik, układ napięcia odniesienia i komparator) na dziamanie układu. Stanowisko laboratoryjne wyposażone jest w komputer klasy PC, kartę oscyloskopową, generator przebiegów dowolnych. Dzięki szybkiej budowie układu detektora oraz indywidualnym zadaniom każdy student poznaje zasadę działania oraz przeznaczenie poszczególnych układów elektronicznych realizowanych w strukturze FPAA.
EN
The paper describes one exercise (QRS detector) in the signal processing laboratory which are performed by biomedical engineering students. The QRS detector is built in the FPAA and the students can analyze the influence of the following blocks (band pass filter, rectifier, threshold circuit and comparator) on the final result. A single FPAA board, an oscilloscope and PC are utilized for the exercise. A student changes functional blocks and then observe the output signal. Thanks to easy and fast prototyping method for analog electronic circuit (FPAA), a custom task together with EGG signal can be prepared for each student.
5
Content available remote Fault diagnosis in analog electronic circuits - the SVM approach
63%
Grzechca D. , Rutkowski J.
Metrology and Measurement Systems
|
2009
|
tom Vol. 16, nr 4
583-597
EN
In this paper, the application of the SVM (Support Vector Machine) algorithm has been used for diagnosis and tests of analog electronic circuits. The diagnosis procedure belongs to simulation-before-test techniques, where simulations of the circuit under test (CUT) are performed at the before-test stage. Two examples have been verified for parametric and catastrophic faults in the time domain, but the conclusion is driven with the use of assumed features. A fault-driven test (FDT) has been applied to a filter circuit and a specification-driven test (SDT) to a field-programmable analog array (FPAA). The SVM classifies features which are calculated from the time domain responses. Results obtained from the examples prove a high detection and localization level of circuit states with the use of the SVM classifier.
6
Content available The Positioning Accuracy Based on the UWB Technology for an Object on Circular Trajectory
63%
Grzechca D. , Hanzel K.
International Journal of Electronics and Telecommunications
|
2018
|
tom Vol. 64, No. 4
487--494
EN
This paper presents the comparison of filtering methods – median filtration, moving average Kalman filtration and filtration based on a distance difference to determine the most accurate arm length for circular motion, as a model of wind turbine propellers movement. The experiments have been performed with the UWB technology system containing four anchors and a tag attached to 90 cm arm that was rotated with speed up to 15.5 rad/s (as a linear speed of 50 km/h). The trilateration concept based on the signal latency has been described in order to determinate the position of an object on circular trajectory. The main objective is the circle plane rotation (parallel and perpendicular) with respect to the anchors plane reference system. All research tasks have been performed for various cases of motion schemes in order to get the filtration method for object in motion under best accuracy goal. Filtration methods have been applied on one of two stages of the positioning algorithm: (1) on raw data got from the single anchor-tag (before trilateration); (2) on the position obtained from four anchors and tag (after trilateration). It has been proven that the appropriate filtering allows for higher location accuracy. Moreover, location capabilities with the use of UWB technology – shows prospective use of positioning of objects without access to other positioning forms (ex. GPS) in many aspects of life such as currently developing renewable, green energy sources like wind turbines where the circular motion plays an important role, and precise positioning of propellers is a key element in monitoring the work of the whole wind turbine.
7
Content available Application of Neural Network for Testing Selected Specification Parameters of Voltage-Controlled Oscillator
63%
Grzechca D. , Temich S.
International Journal of Electronics and Telecommunications
|
2018
|
tom Vol. 64, No. 2
203--207
EN
In this paper, the application of the Artificial Neural Network (ANN) algorithm has been used for testing selected specification parameters of voltage-controlled oscillator. Today, mixed electronic circuits specification time is an issue. An analog part of Phase Locked Loop is a voltage-controlled oscillator, which is very sensitive to variation of the technology process. Fault model for the integrated circuit voltage control oscillator (VCO) in ring topology is introduced and the before test stage classificatory is designed. In order to reduce testing time and keep the specification accuracy (approximation) on the high level, an artificial neural network has been applied. The features selection process and output coding for specification parameters are described. A number of different ANN have been designed and then compared with real specification of the VCO. The results obtained gives response in short time with high enough accuracy.
8
Content available The influence of the data packet size on positioning parameters of UWB system for the purpose of tagging smart city infrastructure
54%
Hanzel K. , Paszek K. , Grzechca D. , Hanzel K. , Paszek K. , Grzechca D.
|
2020
|
nr 4
9
Wykorzystanie metody symulowanego wyżarzania do doboru optymalnego pobuzenia testującego analogowe układy elektroniczne
51%
Grzechca D. , Golonek T. , Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
tom Vol. 48, nr 11
121-124
PL
Zaprezentowano heurystyczną metodę optymalizującą liczbę pobudzeń testujących analogowe układy elektroniczne. Algorytm symulowanego wyżarzana został użyty jako silnik poszukiwania pobudzenia wejściowego. Wysokiej jakości test powinien mieć minimalną liczbę częstotliwości pobudzeń testowych na wejściu przy wysokiej testowalności i diagnozowalności analogowych układów elektronicznych. Przedstawione rozwiązanie pozwala odseparować układy uszkodzone od nieuszkodzonych (test go/no-go) oraz. lokalizować uszkodzone elementy. Algorytm został zaimplementowany w układzie Virtex-4 ML 403, co pozwala zastosować wymienioną platformę jako urządzenie niezależne (standalone).
EN
This paper presents heuristic optimization method to analog circuit fault test frequency selection. Simulated annealing as a search engine is applied to find stimuli excitations. The high quality test requires minimum number of stimuli frequencies, high testability and diagnosability. The algorithm produces excitations that separates faulty and healthy circuits (go/no go test) and locates a faulty element (diagnosability) in a cirucit under test. Proposed approach is verified by simulated annealing algorithm with weighted energy function. Moreover, all algorithms are implemented and tested on the Xilinx Virtex-4 ML403 PPC Platform as a standalone application.
10
Moduł czytnika kart zbliżeniowych pracujący z częstotliwością 13,56 MHz
51%
Grzechca D. , Tatar P. , Golonek T.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
tom Vol. 48, nr 11
96-99
PL
Przedstawiono konstrukcję czytnika kart zbliżeniowych, pracującego na częstotliwości 13,56 MHz. System wykorzystuje specjalizowany układ S6700 firmy Texas Instruments oraz mikrokontroler firmy Atmel. Moduł wyposażono w interfejs RS232, dla którego opracowano komunikację, która pozwala podłączyć 16 tego typu czytników. Dodatkowo, moduł wyposażono w wyjścia, którymi można sterować innymi urządzeniami zewnętrznymi. Całość systemu spełnia podstawowy wymóg bezpieczeństwa, ponieważ przy każdorazowym odczycie następuje zmiana kodu zabezpieczającego na karcie, co utrudnia użytkowanie skopiowanych kart.
EN
The application of Texas Instruments S6700 Multi-Protocol Transceiver IC as smart card reader is presented. Additionally, the construced reader module consists of Atmel microcontroller for controlling the transmission between PC and S6700. The reader works with smart cards, and for security reason, the control code is changing while data interchanged. Invented protocol based on RS232 standard allows cooperates with up to 16 external readers. The developed module contains output slot that can manipulate another devices (door locker).
11
Ewolucyjny projektant filtrów
51%
Golonek T. , Fedrizzi S. , Grzechca D.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
tom Vol. 48, nr 11
58-61
PL
Zaprezentowano ewolucyjną metodę projektowania filtrów analogowych. Synteza filtru opiera się na systemie programowania genetycznego, który minimalizuje średniokwadratowy błąd charakterystyki amplitudowej fenotypu. Podczas ewolucji optymalizowane są: konfiguracja połączeń obwodu i wartości stałych układowych (tj. pojemności kondensatorów, indukcyjności cewek i rezystancji rezystorów). Transmitancja filtru oraz jego struktura kodowane są przy wykorzystaniu elementarnych bloków czwórnikowych RC, RL i impedancyjnych, admitancyjnych oraz łańcuchowych równań charakterystycznych.
EN
The evolutionary method of analog filter design is proposed in this paper. Filter synthesis is based on genetic programming system with the minimization of mean square error amplitude response for phe-notypes. During evolution, both the analog filter circuit configuration and circuit contant values (i.e. capacitances, inductances and resistances) are optimized. The filter transmit function and its structure are coded with the use of tree-terminal elementary RC, RL blocks described by their impedance, conductance and chain matrices.
12
Ewolucyjny dobór częstotliwości sygnałów testujących z rozmytą inicjalizacją systemu
51%
Golonek T. , Grzechca D. , Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2007
|
tom Vol. 48, nr 11
72-75
PL
Przedstawiono ewolucyjną metodę optymalizacji zestawu częstotliwości dla sinusoidalnych pobudzeń, testujących analogowe układy elektroniczne. Proponowana technika wykorzystuje zbiory niejednoznaczności i zmodyfikowany algorytm genetyczny z funkcją przystosowania wykorzystującą zestaw reguł eksperckich systemu rozmytego oraz metodą ważoną. Prezentowane rozwiązanie pozwala uzystać wysoką skuteczność dla praktycznych obwodów z uwzględnieniem rozrzutu tolerancyjnego i błędów pomiarowych. Algorytm został zaimplementowany z wykorzystaniem procesora wbudowanego MicroBlaze na platformie Virtex4 ML-401.
EN
The evolutionary technique of test frequencies selection for analog sinusoidal stimuli set is described in this paper. The proposed method bases on ambiguity set concept and evolutionary algorithm that has been executed for fuzzy and weighted fitness functions. The proposed approach to analog testing allows to achieve high efficiency for practical circuits under test with tolerance dispersions and test inaccuracies presence. Optimization system has been implemented with the use of the MicroBlaze embedded processor on Virtex4 ML-401 platform.
13
Content available The influence of the data packet size on positioning parameters of UWB system for the purpose of tagging smart city infrastructure
51%
Hanzel K. , Paszek K. , Grzechca D.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2020
|
tom Vol. 68, nr 4
857--868
EN
The paper presents a concept of the vehicle/road infrastructure in vehicle-to-infrastructure (V2I) communication for tagging and informing vehicles about the surrounded environment. A frame analysis and the influence of the data packet size on Ultra-wideband (UWB) were investigated. The authors have determined the distance that could be traveled by a vehicle at the given speed in relation to the amount of data that has to be transmitted during the ranging procedure. The authors propose a data frame format (using the IEEE 802.15.4a protocol) for coding/encoding the information about the road infrastructure efficiently during the positioning procedure. It affects to minimum the time that is required to exchange messages during the ranging and communication process. The whole system is an efficient and reliable element that enhances/extends the existing components of advanced driver-assistance systems (ADAS), which will facilitate validation of the information obtained from devices such as lidar, radar or video. The impact of the transmitted payload to the distance traveled by car opens the door to future research on the possibility of implementing efficient vehicle-to-vehicle (V2V) communication for autonomous driving or and other smart city solutions.
14
Zastosowanie algorytmu genetycznego do optymalizacji uzysku analogowych układów scalonych
51%
Jantos P. , Grzechca D. , Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
tom Vol. 51, nr 12
84-86
PL
Projektowanie analogowych układów scalonych pod kątem ich wytwarzania oraz uzysku DFM/DFY (ang. Design for Manufacturability and Yield) to jedno z najważniejszych zagadnień w procesie ich produkcji. Możliwe jest częściowe nieuwrażliwienie działania układu scalonego na, spowodowane rozrzutem tolerancyjnym, zmiany wartości parametrów obwodu, poprzez precyzyjny dobór ich wartości nominalnych. W artykule, proponujemy wykorzystanie algorytmu genetycznego w procesie centrowania wartości nominalnych parametrów obwodu. Proces wykorzystuje również skonstruowany przez nas model analogowego obwodu scalonego oraz analizę Monte Carlo. Przedstawiona metoda centrowania została zweryfikowana z wykorzystaniem przykładowego układu - wzmacniacza operacyjnego wykonanego w technologii CMOS.
EN
Design for Manufacturability and Yield is one of the most important concepts in analogue integrated circuits manufacturing. The process of adjusting the nominal values of circuit parameters allows for partial immunisation of its performance against deviations in value of the circuit's parameters. This paper proposes the use of an evolutionary tool, the genetic algorithm, for design centring. The process is based on encompassing an assumed integrated model and Monte Carlo analysis. The presented design centring method has been verified with the use of an example circuit, i.e. a CMOS operational amplifier.
15
Content available remote Heuristic methods to test frequencies optimization for analogue circuits diagnosis
51%
Jantos P. , Grzechca D. , Golonek T. , Rutkowski J.
Bulletin of the Polish Academy of Sciences. Technical Sciences
|
2008
|
tom Vol. 56, nr 1
29-38
EN
This paper presents methods for optimal test frequencies search with the use of heuristic approaches. It includes a short summary of the analogue circuits fault diagnosis and brief introductions to the soft computing techniques like evolutionary computation and the fuzzy set theory. The reduction of both, test time and signal complexity are the main goals of developed methods. At the before test stage, a heuristic engine is applied for the principal frequency search. The methods produce a frequency set which can be used in the SBT diagnosis procedure. At the after test stage, only a few frequencies can be assembled instead of full amplitude response characteristic. There are ambiguity sets provided to avoid a fault tolerance masking effect.
16
Content available remote Ewolucyjna metoda identyfikacji diagnostycznego stanu liniowego układu analogowego
51%
Golonek T. , Grzechca D. , Rutkowski J.
Przegląd Elektrotechniczny
|
2009
|
tom R. 85, nr 11
135-138
PL
W artykule zaprezentowano ewolucyjną metodę identyfikacji stanu liniowego układu analogowego. Detekcja stanu dokonywana jest na podstawie analizy odpowiedzi czasowej. System ewolucyjny wykorzystuje ewolucję różnicową do poszukiwania optymalnego rozkładu zer, biegunów i współczynnika wzmocnienia transmitancji, który zapewni odpowiedź czasową identyczną jak w układzie identyfikowanym. W trakcie oceny fenotypu obliczana jest odchyłka bezwzględna pomiędzy przebiegami, która podlega minimalizacji w toku ewolucji.
EN
The evolutionary approach described in the paper allows to identify the analog circuit state. The analysis of a time response is used for circuit state recognition. The evolutionary system is basing on differential evolution and it is searching for the optimal zeros, poles and amplification coefficient decomposition which assure a time response identical as in the tested circuit. An absolute deviation is calculated during fitness evaluation and it is minimized during evolution.
17
Protokół komunikacyjny o minimalizowanych opóźnieniach czasowych
51%
Chruszczyk Ł. , Grzechca D. , Golonek T.
Elektronika : konstrukcje, technologie, zastosowania
|
2013
|
tom Vol. 54, nr 9
137-139
PL
W artykule przedstawiono projekt protokołu komunikacyjnego zastosowanego do komunikacji przewodowej (magistrale RS-232, RS-422, RS-485 oraz Ethernet) oraz bezprzewodowej (pasmo nielicencjonowane 869 MHz). Głównym kryterium projektowym była minimalizacja opóźnień czasowych oraz utraty danych w warunkach niskich prędkości przesyłu oraz niewielkiej mocy obliczeniowej i koszcie urządzeń nadawczo-odbiorczych. W pracy zawarto wyniki oszacowań opóźnień czasowych dla różnych wariantów zaproponowanej ramki danych oraz pomiarów dla gotowego protokołu zaimplementowanego w urządzeniach prototypowych.
EN
The article presents design of communication protocol used for wired (RS-232, RS-422, RS-485 and Ethernet interfaces) and wireless (ISM 869 MHz band) communication. The main goal was minimisation of time delays and data loss in cases of low transmission speed, computational power and cost of transceiver devices. The article contains evaluation of expected time delays depending on proposed variants of data frame and measurements for ready protocol implemented in prototype devices. This work is part of a project "Intelligent System for Monitoring and Access of Control" no. O R00 0133 12, realized at the Institute of Electronics, Silesian University of Technology, Gliwice, Poland.
18
Synteza impedancji dwójnika pasywnego RLC z wykorzystaniem algorytmu programowania genetycznego
51%
Kyzioł P. , Grzechca D. , Golonek T. , Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
tom Vol. 51, nr 9
24-28
PL
Przedstawiona w artykule metoda pozwala na dobranie takiej struktury dwójnika RLC, która zrealizuje zadane wartości impedancji. Zaproponowane podejście syntezy dwójnika RLC wykorzystuje heurystyczny algorytm programowania genetycznego. Wykorzystanie algorytmów heurystycznych do problemu syntezy analogowych układów RLC nie jest nowym pomysłem. W literaturze są spotykane prace wykorzystujące algorytmy heurystyczne do syntezy funkcji układowych analogowych układów (np. charakterystyki amplitudowej czwórnika). Zaprezentowane wyniki badań pokazują, że otrzymana struktura RLC realizuje zadane punkty impedancji.
EN
The method of syntesis impedance of 2-terminal RLC network, using Genetic Programing algorithm is proposed in this paper. Examples of deterministic methods of synthesis RLC network have been described. The object of investigation is that heuristic algorithm can be used, for the problem of synthesis of circuit impedance. Simulation results has been presented for RLC structure that realize set of four impedance values.
19
Diagnostyka analogowych układów scalonych metodą monitorowania prądu zasilania w ewolucyjnie dobranych punktach pomiarowych
51%
Golonek T. , Grzechca D. , Rutkowski J.
Elektronika : konstrukcje, technologie, zastosowania
|
2010
|
tom Vol. 51, nr 9
17-20
PL
W artykule zaprezentowano ewolucyjną metodę optymalizacji zestawu punktów pomiarowych, stosowanych do diagnostycznej identyfikacji stanu analogowego układu scalonego. Z uwagi na ograniczony dostęp do struktury układu, diagnoza jest ustalana poprzez monitorowanie statycznego poziomu prądu zasilania, tj. metodą testowania IDDQ. Dodatkowo, w celu poprawy obserwowalności diagnostycznej, pomiar prądu zasilania układu scalonego jest wykonywany dla różnych wartości napięć: zasilania VDD i pobudzenia VIN. Podczas optymalizacji ewolucyjnej, ustalany jest minimalny zbiór kombinacji wartości napięć, który zapewni najlepszą możliwą separację stanów identyfikowanych. Wprowadzenie marginesu niejednoznaczności zapewnia odporność metody na rozrzut tolerancyjny parametrów analogowej struktury scalonej oraz na inne praktyczne ograniczenia dokładności i powtarzalności punktów pomiarowych.
EN
An evolutionary method for optimal analog test poins determination is described in this paper. Due to limited access to internal nodes of analog integrated circuits, the power supply current monitoring is selected for fault identification (IDDQ aproach). Additionally, for fault coverage improvement, the current is measured for different values of voltages for: power supply VDq and stimulus VDD. The minimal set of test points is determined evolutionarily and it gives the best possible isolation for identified circuit states with minimal time of testing. The use of ambiguity sets assures the resistance of the approach for tolerance dispertion of analog circuit parameters and for limitation of accuracy and repeatibility of test point.
20
Content available Evolutionary algorithms for global parametric fault diagnosis in analogue integrated circuits
51%
Jantos P. , Rutkowski J. , Grzechca D.
|
|
nr 1
first rewind previous Strona / 2 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.