Wyniki wyszukiwania - Biblioteka Nauki

1

Tunable infinite impulse responce filters in FPGA

100%

Maslennikova N. , Sergiyenko A.

Zeszyty Naukowe Wydziału Elektroniki i Informatyki Politechniki Koszalińskiej

|

2016

|

tom Nr 9

29--36

PL

Dany artykuł poświęcony jest właściwościom filtrów cyfrowych, zrealizowanych w programowalnych logicznych układach scalonych. Dzięki wykorzystaniu filtrów fazowych, efektów maskowania, potokowości oraz rozproszeniu zasobów otrzymano małe nakłady aparaturowe oraz wysoką częstotliwość taktowania filtrów. Strukturę filtra otrzymano metodą odwzorowania grafu przestrzennego synchronicznych potoków danych algorytmu filtracji. Płynna zmiana częstotliwości przekroju jest osiągana poprzez szybkie obliczenie współczynników filtra we wbudowanym kalkulatorze współczynników.

EN

Features of the dynamically tuned IIR filters, which are configured in FPGA, are considered. The filters utilize the frequency masking properties of the all-pass digital filters, which have the delay factors z-k. The mapping of the filter algorithm is implemented using pipelining and retiming techniques, based on the spatial synchronous dataflow graph, which provides the small hardware volume, and high clock frequency. The smooth stopband frequency tuning is provided by the built-in coefficient calculator.

2

System monitorowania i zarządzania urządzeniami przez sieć Ethernet/Internet dla małych firm, analiza na tle aktualnych tendencji

80%

Pawłowski P. , Wiśniewski T. K. , Radziusz W. , Maslennikova N.

Elektronika : konstrukcje, technologie, zastosowania

|

2007

|

tom Vol. 48, nr 11

54-57

PL

Na tle aktualnych, szerszych tendencji w budowie przemysłowych systemów nadrzędnego sterowania i akwizycji danych, zaprezentowano przykład realizacji systemu monitorowania i zarządzania (nadzoru) urządzeniami przez sieć Ethernet/Internet, przeznaczonego dla małych firm oraz budynków inteligentnych. Bazując na przykładowym rozwiązaniu, odniesiono się do publikowanych stwierdzeń na temat stopnia i tendencji w zakresie wykorzystania standardów otwartych i Intemetu w automatyzacji pomiarów, monitorowania, kontroli nadrzędnej oraz realizacji interfejsu człowiek-maszyna.

EN

In this paper, on the background of current, broader tendencies of industrial supervisory control and data acquisition systems construction, an example of realization of system of monitoring and appliances management using Ethernet/Internet is presented, which is destined for small industrial enterprises, as well as for intelligent buildings. Basing on the exemplar solution, some comments have been presented with reference to the published statements about an advancement degree and tendencies in the field of application of open standards and Internet in automation of the measurement, monitoring, supervisory control and human-machine interface realization.

3

Realizacja w układach FPGA jednostek operacyjnych działających w arytmetyce ułamkowej

70%

Maslennikov O. , Maslennikova N. , Pawłowski P. , Khadzhynov W. , Sergyienko A.

Elektronika : konstrukcje, technologie, zastosowania

|

2007

|

tom Vol. 48, nr 11

34-36

PL

Zaproponowano wykorzystanie arytmetyki ułamkowej w jednostkach operacyjnych układów typu system-on-chip, implementowanych w nowoczesnych układach FPGA. Pozwala to na redukcję złożoności sprzętowej jednostek arytmetyczno-logicznych w porównaniu z podobnymi jednostkami arytmetycznymi pracującymi z liczbami stałoprzecinkowymi i zmiennoprzecinkowymi o tej samej precyzji. Jako przykład zaproponowano projekt 35-bitowej jednostki arytmetyki ułamkowej, która jest przeznaczona do wykonywania operacji dodawania, mnożenia, dzielenia, mnożenia z dodawaniem i dzielenia z dodawaniem. Architektura zaproponowanej jednostki arytmetycznej jest dostosowana do wewnętrznej struktury rekonfigurowalnych platform firmy Xilinx (jak Virtex II lub Virtex 4), dlatego jej złożoność sprzętowa jest do 4,5 razy mniejsza w porównaniu z podobnymi jednostkami arytmetyki zmiennoprzecinkowej.

EN

In this paper, use of the rational fraction arithmetic in the system-on-chip processing units destined for implementation in modern FPGA devices is proposed. This allows reduction the hardware complexity of the arithmetic-logic units in comparison with similar arithmetic units operating with fixed-point or floating-point numbers with the same precision. As an example, in this paper, the project of the 35-bit rational fraction arithmetic unit is proposed, which is destined to perform addition, multiplication, division, multiplication with addition and division with addition operations. The architecture of the proposed arithmetic unit is adapted to the internal structure of the Xilinx reconfigurable platforms (as for instance Virtex II or Virtex 4), therefore its hardware complexity is up to 4,5 times less in comparison with similar floatingpoint arithmetic units.