W pracy przestawiono model matematyczny i wyniki numerycznych obliczeń wpływu jittera sygnału taktującego przetwornik cyfrowoanalogowy (C/A) oraz cyfrowy oscylator harmoniczny (ang. Numerically Controlled Oscillator, NCO) na względne odchylenie standardowe wartości skutecznej sygnału generowanego przez cyfrowe źródło wzorcowego napięcia przemiennego. Zaproponowany model symulacyjny umożliwia obliczenie maksymalnej wartości jittera sygnału taktującego (wyrażonego poprzez jego odchylenie standardowe), wymaganego dla osiągnięcia założonej niepewności wytwarzanego przez źrodło napięcia. Z przeprowadzonych obliczeń numerycznych wynika, że dla jittera o odchyleniu standardowym mniejszym od 100 ps względne odchylenie standardowe wartości skutecznej napięcia wytwarzanego przez cyfrowe źrodło napięcia przemiennego jest rzędu 0,1 �žV/V lub mniejsze.
EN
The paper contains the mathematical model and results of numerical simulations of the influence of the jitter of the clock signal driving the digital-to-analog converter (DAC) and Numerically Controlled Oscillator (NCO) on the relative standard deviation of effective value of the sinusoidal voltage generated by the digital source of standard AC voltage. The proposed simulation model helps to calculate maximal jitter of the clocking signal (expressed by its standard deviation) required for attaining a supposed uncertainty of the AC voltage generated by the DSSACV. Numerical calculations show, that for the jitter of standard deviation lower than approximately 100 ps the standard deviation of the AC voltage generated by the DSSACV is of the order of 0,1 žV or lower.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.