PL
 |
EN
Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 5

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  współdzielenie kodów
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Wykorzystanie zasobów sprzętowych w mikroprogramowanych układach sterujących z kodowaniem kolekcji mikrooperacji
100%
Kołopieńczyk M.
Pomiary Automatyka Kontrola
|
2010
|
tom R. 56, nr 10
1144-1146
PL
W artykule omówiono wyniki prac nad wydajnym wykorzystaniem zasobów sprzętowych w mikroprogramowanych układach sterujących z wykorzystaniem metody współdzielenia kodów z kodowaniem kolekcji mikrooperacji. Porównano dwa typy układów mikroprogramowanych: układ z konwerterem adresu oraz układ bez konwertera. Badania wykazały, że zastosowanie metody współdzielenia kodów z kodowaniem mikrooperacji oraz wprowadzenie bloku konwertera adresu do mikroprogramowanego układu sterującego skutkuje, dla niektórych przypadków, co najmniej 30% zmniejszeniem rozmiaru pamięci jednostki sterującej implementowanej jako mikroprogramowany układ sterujący.
EN
paper presents results of efficient use of hardware resources for a microprogram control unit with code sharing and microoperation collections encoding. Two types of microprogram control unit are compared; structures with and without an address converter (Fig. 2). Xilinx ISE 8.2i package was used for synthesis and implementation of the microprogram control unit [7]. The target platform was the FPGA device Xilinx Virtex-II Pro xc2vp30-7ff896c. It can be concluded that implementation of the compositional microprogram control unit with codes sharing and microoperation collections encoding presented in this work results in decrease of the control memory size required for the control unit. In some cases the memory consumption drops even by 30% in comparison to the implementation without the address converter. This paper is divided into four parts. The first paragraph is a brief introduction to the issues of compositional microprogram control unit design [1, 8]. In the second and third paragraphs the results of resource utilisation are presented. The last - fourth - paragraph contains a summary.
2
Synteza mikroprogramowanych układów sterujących ze współdzieleniem kodów z wykorzystaniem dekodera adresów
100%
Wiśniewski R.
|
|
tom R. 52, nr 6 bis
38-40
PL
W artykule zaprezentowana została metoda umożliwiająca syntezę mikroprogramowanych układów sterujących ze współdzieleniem kodów niezależnie od rozmiaru adresu mikroinstrukcji sterownika. Metoda bazuje na wykorzystaniu dodatkowego dekodera adresów, który na podstawie kodu łańcucha oraz zakodowanego kodu bloku operacyjnego wyznacza odpowiedni adres mikroinstrukcji. Idea metody została zilustrowana przykładem. Pokazano wszystkie kroki, które są niezbędne do realizacji układu z wykorzystaniem proponowanej metody.
EN
The method of optimization of logic circuit of compositional microprogram control unit with sharing of the codes is proposed. Method is based on the transformation of the pairs (code of operational linear chain, maximal code of input) in the addresses of the input of operational linear chain. The method of design and example of its application is proposed.
3
Optymalizacja mikroprogramowanego układu sterującego poprzez zastosowanie współdzielenia kodów
100%
Titarenko L. , Kołopieńczyk M.
|
|
tom R. 52, nr 6 bis
53-55
PL
Zaproponowana w artykule metoda współdzielenia kodów umożliwia minimalizację rozmiaru pamięci niezależnie od charakterystyki implementowanego algorytmu sterowania. Metoda oparta jest na przekształceniu adresu, reprezentowanego jako pary , w adres mikroinstrukcji. W artykule przedstawiono także przykład zastosowania proponowanej metody.
EN
A presented code sharing method permits to save minimal size of control memory independently on characteristics of implemented control algorithm. Method is based on transformation of address of the pair into address of microinstruction. An example of proposed method application is given.
4
Content available remote Reduction in the number of LUT elements for control units with code sharing
67%
Barkalov A. , Titarenko L. , Bieganowski J.
|
2010
|
tom Vol. 20, no 4
751-761
EN
Two methods are proposed targeted at reduction in the number of look-up table elements in logic circuits of compositional microprogram control units (CMCUs) with code sharing. The methods assume the application of field-programmable gate arrays for the implementation of the combinational part of the CMCU, whereas embedded-memory blocks are used for implementation of its control memory. Both methods are based on the existence of classes of pseudoequivalent operational linear chains in a microprogram to be implemented. Conditions for the application of the proposed methods and examples of design are shown. Results of conducted experiments are given.
5
Content available Kodowanie klas POLC w mikroprogramowanych układach sterujących
67%
Barkalov A. , Titarenko L. , Bieganowski J.
Pomiary Automatyka Kontrola
|
2012
|
tom R. 58, nr 1
97-100
PL
W artykule przedstawiono rezultaty syntezy sześciu struktur układów mikroprogramowanych (CMCU), które wykorzystują koncepcję podziału zbioru łańcuchów operacyjnych na klasy łańcuchów pseudorównoważnych (POLC). Przedstawione w pracy struktury układów mikroprogramowanych są przeznaczone przede wszystkim do zastosowania w układach FPGA. Część kombinacyjna układu mikroprogramowanego jest realizowana z użyciem tablic LUT, natomiast pamięć sterująca jest implementowana z użyciem osadzonych bloków pamięci. Badania przeprowadzono dla czterech popularnych kodowań stanów: kodowania binarnego, kodowania one-hot, kodowania Gray'a oraz kodowania Johnson'a.
EN
The paper presents new synthesis results of six structures of a compositional microprogram control unit (CMCU) targeted mainly at FGPAs. The structure of CMCU consist of two main parts: a control memory and an addressing circuit. The control memory stores microinstructions which are sent to the data path. The addressing circuit is responsible for selecting a microinstruction from the control memory. The addressing part of the CMCU is implemented using LUT tables, while the control memory is implemented using embedded memory blocks (EMB). Partitioning the set of operational linear chains (OLC) into pseudoeqivalent classes of chains (POLC) is used in all structures to reduce the size of the CMCU addressing part. The codes of POLCs are stored in the control memory by extending the microinstruction format or by inserting additional control microinstructions (Figs. 2, 3 and 4). The CMCU structures were tested using linear graph-schemes of the algorithm (see Tab. 1). The synthesis was made in Xilinx ISE and Altera Quartus for FPGA and CPLD devices. The synthesis results (Figs. 5 and 6) show that the size of the combinational part for the tested CMCU structures can be reduced by 20% to 50% depending on the CMCU structure (when compared to the base structure - average results). The results also show that the natural binary encoding and Gray's encoding are best for POLC classes. Both encodings give the smallest size of the addressing part and require less control memory space.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.