Wyniki wyszukiwania - Biblioteka Nauki

Ten serwis zostanie wyłączony 2025-02-11.

Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: układ scalony CMOS

Sortuj według:

Ogranicz wyniki do:

Design of linear CMOS OTA using a current addition/subtraction technique

100%

Kozieł S. , Szczepański S.

2001

tom Vol. 47, z. 1

121-133

An analytical design method based on a current addition/subtraction technique used to realise a linear CMOS OTA is developed. Design trade-offs are discussed and a circuit example employing three differential MOS pairs is presented. The linearity and input voltage range is significantly improved over the single pair transconductor based OTA. SPICE simulation results show that for a power supply [+,-] 2.5 V, the Total Harmonic Distortion at 2.5 Vpp is less than 0.5%.

Liniowe operacyjne wzmacniacze transkonduktacyjne (ang. Operational Transconductance Amplifier - OTA) CMOS są szeroko wykorzystywane w projektowaniu współczesnych analogowych i analogowocyfrowych systemów przetwarzania sygnałów. Jednym z głównych czynników ograniczających ich potencjalne zastosowania, na przykład w analogowych filtrach CMOS OTA-C czasu ciągłego, jest niewielka liniowość charakterystyk przejściowych. W mniejszej pracy zaprezentowano w pełni analityczną metodę projektowania wzmacniaczy operacyjnych OTA o zwiększonej liniowości wykorzystując proste modele kwadratowe tranzystorów CMOS. Przeprowadzone w szerokim zakresie badania symulacyjne za pomocą programu PSPICE potwierdziły, że uzyskane na drodze teoretycznej wartości parametrów projektowych stanowią bardzo dobry punkt startowy do projektowania układu z uwzględnieniem efektów drugiego rzędu, co świadczy o praktycznej przydatności opracowanej metody projektowania. W części końcowej pracy przedstawiono pełny schemat układowy operacyjnego wzmacniacza transkonduktacyjnego wraz z rezultatami symulacji komputerowych (symulacje przeprowadzono z uwzględnieniem wymagań technologicznych procesu 0.5 µm HP AMOS14TB, MOSIS). Uzyskane wyniki potwierdziły wysoką liniowość chrakterystyk przejściowych (THD<0.5% przy pobudzeniu sinusoidalnym 2.5 Vpp o częstotliwości 5 MHz). Również wartości innych parametrów takich jak CMRR, PSRR i DR wskazują, że proponowane rozwiązanie układowe jest konkurencyjne w stosunku do rozwiązań prezentowanych wczesniej w literaturze przedmiotu.

Simple modeling approach for line impedance of on-chip CMOS interconnects

51%

Ymeri H. , Nauwelaers B. , Maex K.

Journal of Technical Physics

2004

tom Vol. 45, no 1

71-77

Simple and accurate closed-form model enabling to calculate frequency-dependent distributed inductance and associated distributed series resistance per-unit-length of single on-chip interconnects on a lossy silicon substrate is presented. The closed-form formulas for the frequency-dependent series impedance parameters are obtained using a closed-form integration method and the vector magnetic potential equation. The proposed frequency-dependent inductance -L(omega) and resistance R(omega) per-unit-length formulas are shown to be in good agreement with the electromagnetic solutions.