Wyniki wyszukiwania - Biblioteka Nauki

1

Bezstratna kompresja obrazu termowizyjnego z zastosowaniem układu programowalnego

100%

Krupiński M.

|

tom nr 3-4

V-X

PL

Przedstawiono wyniki symulacji wybranych modułów dla algorytmów bezstratnej kompresji obrazu termowizyjnego. Testy dowiodły, że opracowane algorytmy kompresji nie powodują utraty informacji. Zgodnie z założeniem realizują kompresję danych w bardzo krótkim czasie.

EN

Presented are results of selected modules simulations applied for thermovision image no-loss compression algorithms. The tests proved that the elaborated compression algorithms do not cause information losses. According to assumptions they accomplish data compression in a very short time.

2

Metody cyfrowego powiększania obrazu w obserwacyjnych kamerach termowizyjnych

100%

Maciejewska M.

|

tom nr 3-4

XI-XVI

PL

Przedstawiono metody powiększania obrazu bez konieczności wielokrotnego zapisu i odczytu do/z pamięci, wykorzystując przy tym możliwości układów FPGA. Opracowane moduły będą przeznaczone do realizacji zoomu cyfrowego w obserwacyjnych kamerach termowizyjnych.

EN

Presented are picture magnifying methods characterized by no need of multiple record and read-out to/from a data storage and at the same time taking advantages of FPGA systems’ abilities. The elaborated modules will serve to realize digital zoom in observational thermovision cameras.

3

Digital filters parameters selection for hardware implementation in programmable devices

75%

Dąbrowski D. , Cioch W. , Jamro E.

|

tom nr 4(48)

129-132

EN

This article regards hardware processing of diagnostic signals. It is solely devoted to the problem of bit-length accuracy of digital filter-coefficients with the application of fixed-point numbers. This problem has not been properly studied before, since arithmetic operations bit-width is usually fixed, e.g. 32 bits for DSPs or microprocessors. For programmable devices arithmetic bit-length may be freely selected. This research provides guidelines for proper selection of filter coefficient bit-length for a given filter-tap number and filter characteristics. Furthermore, different filter types are compared for the required minimum bit-length of coefficients.

PL

Artykuł dotyczy sprzętowego przetwarzania sygnałów diagnostycznych. Poświęcono go problemowi dokładności zapisu współczynników filtrów cyfrowych na liczbach stałoprzecinkowych. Ze względu na brak literaturowych doniesień na ten temat, celem opracowania było przedstawienie sposobu doboru parametrów filtrów cyfrowych tak, by przy sprzętowej realizacji stałoprzecinkowej jak najefektywniej wykorzystać rząd filtru. W artykule przedstawiono analizy wymaganej dokładność zapisu współczynników dla spełnienia założonych kryteriów filtru. Porównano różne rodzaje filtrów pod względem minimalnej ilości bitów potrzebnych do zapisu ich współczynników.

4

Reduction in the number of LUT elements for control units with code sharing

51%

Barkalov A. , Titarenko L. , Bieganowski J.

|

2010

|

tom Vol. 20, no 4

751-761

EN

Two methods are proposed targeted at reduction in the number of look-up table elements in logic circuits of compositional microprogram control units (CMCUs) with code sharing. The methods assume the application of field-programmable gate arrays for the implementation of the combinational part of the CMCU, whereas embedded-memory blocks are used for implementation of its control memory. Both methods are based on the existence of classes of pseudoequivalent operational linear chains in a microprogram to be implemented. Conditions for the application of the proposed methods and examples of design are shown. Results of conducted experiments are given.

5

DSP - FPGA Based Computing Platform for Control of Power Electronic Converters

51%

Stando D. , Chudzik P. , Moradewicz A. , Miśkiewicz R. , Kaźmierkowski M. P.

|

2015

|

tom R. 91, nr 12

1-6

EN

Modern power electronic converters (PECs) require electronic controllers with high capabilities of implementing new and more complex algorithms combined with internal high-speed communications interfaces. This paper presents the design and implementation of a research/industrial multiprocessor controller based on a floating-point digital signal processor (DSP) and field programmable gate array (FPGA) developed in the Laboratory of the Electrotechnical Institute, Warsaw, Poland. The DSP-FPGA platform configuration, and also current and voltage sensors used in PECs are discussed. Although, the developed digital platform can be used in a variety of PECs, this paper focuses on an example of a 15kVA DC-AC high frequency AC link converter for auxiliary power supply used in DC traction. The novelty of the presented converter topology lies in passive components elimination by offering an all silicon solution for AC–AC power conversion part. Selected experimental oscillograms illustrating operation of the developed converter with DSP-FPGA control are added.

PL

Nowoczesne przekształtniki energoelektroniczne wymagają wydajnych platform obliczeniowych pozwalających na implementacje złożonych algorytmów i szybkich wewnętrznych interfejsów komunikacyjnych. Artykuł ten prezentuje projekt i implementację płyty sterującej zawierającej procesor sygnałowy i układ programowalny, którą opracowano w Instytucie Elektrotechniki w Warszawie. Powstała platforma może być wykorzystywana do sterowania różnego rodzaju urządzeń energoelektronicznych, w tym artykule przedstawiono jej implementację w przetwornicy 15 kW AC-DC z wysokoczęstotliwościowym przekształtnikiem sprzęgającym AC do zasilania elektronarzędzi w trakcji elektrycznej. Innowacyjność prezentowanej przetwornicy polega na eliminacji elementów pasywnych poprzez zastosowanie bezpośredniego sprzęgu AC-AC. Przedstawione zostały również wybrane oscylogramy eksperymentalne prezentujące pracę powstałego urządzenia sterowanego przez platformę DSP-FPGA.

6

Sprzętowa realizacja filtrów konwolucyjnych w układach cyfrowych

51%

Góra J. , Szecówka P. M.

|

tom Vol. 50, nr 9

157-161

PL

Studium sprzętowej realizacji filtrów konwolucyjnych FIR w układach cyfrowych. Artykuł omawia szeroki wachlarz właściwości funkcjonalnych, jakie można uzyskać poprzez wybór odpowiedniej architektury układu cyfrowego, a tym samym dylematy związane z szybkością przetwarzania danych, częstotliwością taktowania, zużyciem zasobów, a także przewidywanym poborem mocy. Zademonstrowano możliwości implementacji znanych mechanizmów przetwarzania równoległego i potokowego we własnych konstrukcjach. Przeprowadzone rozważania zilustrowano serią projektów, obejmujących kodowanie w języku opisu sprzętu (VHDL), weryfikację funkcjonalną i syntezę do układów programowalnych FPGA.

EN

The paper is focused on hardware implementation of convolution filters (FIR) in programmable digital circuits. It shows the wide horizon of functional properties available depending on digital architecture applied. The classic trade-offs, concerning the data processing speed, clock frequency, size and power consumption are discussed. Well known mechanisms of concurrent and pipelined processing are presented as extremely efficient solutions, naturally available in the individual constructions of logic circuits for OSP. Theoretical considerations are illustrated by series of projects, involving VHOL coding, functional verification and synthesis for FPGA.