Wyniki wyszukiwania - Biblioteka Nauki

Ten serwis zostanie wyłączony 2025-02-11.

Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl

Ograniczanie wyników

Znaleziono wyników: 3

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: układ mnożący

Sortuj według:

Ogranicz wyniki do:

Novel Reduced-Width Multiplier Structure Dedicated for FPGAs

100%

Jamro E. , Wielgosz M. , Wiatr K.

tom R. 85, nr 8

66-69

This paper describes a novel structure of reduced-width multiplier. The main idea is to use a special architecture to compensate for the truncation error. The architecture is dedicated to FPGAs (Filed Programmable Gate Arrays) and does not require any additional FPGAs resources in comparison to the direct truncation.

Niniejszy artykuł prezentuje nową strukturę układu mnożącego o skróconej szerokości z dodatkowym układem kompensacji błędu odcięcia. W przeciwieństwie do prezentowanych dotąd technik kompensacji błędu odcięcia, prezentowana architektura jest dedykowana dla układów programowalnych FPGA i nie wymaga dodatkowych zasobów logicznych a mimo to umożliwia znaczącą redukcję błędu.

Zmodyfikowane mnożenie o stałej szerokości bitowej

75%

Jamro E. , Wielgosz M. , Russek P. , Wiatr K.

Pomiary Automatyka Kontrola

2010

tom R. 56, nr 10

1133-1136

Niniejszy artykuł prezentuje nową metodę kompensacji błędu odcięcia dla mnożenia o stałej szerokości bitowej czyli takiej, dla której szerokość bitowa argumentów wejściowych jest taka sama jak wyjścia. Niektóre poprzednie publikacje były oparte na błędnych założeniach, dlatego zadaniem tej publikacji jest wykazanie wspomnianych błędów oraz zaprezentowanie nowej architektury, dla której błąd średni dąży do zera.

Multiplication is usually implemented in hardware as a full bit-width parallel multiplier, i.e., input bit-widths add up to make up the output bit-width. Nevertheless, in most real-world cases, the input bit-width n is the same as the output bit-width. Therefore, in order to reduce a multiplier area, the n LSBs columns of the multiplier are truncated during the multiplication process (see Fig. 1). This introduces a truncation error which can be reduced by an error compensation circuit. The truncation errors presented in the previous papers, e.g. [3, 6, 7], are based on the false assumption; during truncation error calculation it is sufficient to consider only the combination of each partial input bit products aibj. instead of ever input bits ai and bj (see Fig. 2 and Tab. 1). Therefore a proper fixed-width multiplier structure should be introduced (the old one should be redesigned). This paper focuses on optimizing the mean error (ME) of the truncated multiplier. As a result, a novel Improved Variable error Compensation Truncated Multiplier (IVCTM) is proposed which in comparison to [2], reduces the number of AND gates by 1 in the error compensation circuit (see Fig. 3). For the IVCTM, a mean error is significantly lower than for previously published counterparts. The structure of the IVCTM is simplified in comparison to the previously published truncated multiplier [2], therefore it occupies less silicon area.

Konwejer prądowy mnożący w ukłądach selektywnych typu ELIN

75%

Topór-Kamiński T.

tom R. 50, nr 6

31-34

Przedstawiono koncepcję układu konwejera prądowego wielozaciskowego, którego prąd wyjściowy zacisku Z jest iloczynem prądów zacisków X, nazwanego konwejerem prądowym mnożącym (CCIIM). Pokazano propozycje jego realizacji: scalonej CMOS oraz z zastosowaniem układów dyskretnych typu WO i AUM. Jako przykład, zastosowano go do realizacji układów różniczkujących typu ELIN. Przedstawiono wyniki symulacji komputerowej idealnego układu różniczkujących typu ELIN, uzasadniających jego nazwę.

Conception of multiterminal current conveyor with its Z terminal output current being the product of X terminal currents, has been presented. This device is called as multiplying current conveyor (CCIIM). Suggestion of it's realisation in integrated form made in CMOS techniques, using four-terminal cell is described by non-linear dependencies (2) and (3), has been shown. This realisation leads to CCIIM circuit presented and described by the relations (4) to (7). The realization by using discrete circuits of an operational amplifier and analogue multiplier circuit type, is shown and described by dependences (8) and (9). In the realisation of differentiating circuits of ELIN (externally linear, internally nonlinear) type, theoretical ones are presented. The examples of selective circuits of ELIN type with tuned parameters, have also been presented. The results of computer simulation for ideal differentiating circuits of ELIN type, supporting its name, have been presented.