Wyniki wyszukiwania - Biblioteka Nauki

1

Implementation of the parallel digital processor for image analysis using FPGA technology

100%

Brylski P. , Strzelecki M.

|

2011

|

tom Vol. 52, nr 5

68-71

EN

This paper presents the parallel digital processor designed for image analysis. It is implemented in technology. The image processor is designed for image segmentation and other types of analysis like edge detection or noise removal. The processor architecture and modifications of the segmentation algorithm described in this work are aimed to reduction the FPGA resources, namely the area of the image pixel that represents basic image processing unit.

PL

W publikacji przedstawiono implementację w technologii FPGA cyfrowego, równoległego procesora obrazu, przeznaczonego do realizacji wybranych zadań przetwarzania i analizy obrazu takich jak segmentacja, wykrywania krawędzi oraz usuwanie szumu. Przedstawiona architektura procesora oraz modyfikacje algorytmu przedstawione w niniejszym artykule mają na celu zmniejszenie powierzchni struktury FPGA zajmowanego przez układy odpowiadające za przetwarzanie pojedynczego piksela obrazu i konsekwencji ograniczenie zasobów FPGA potrzebnych do realizacji układu.

2

Akceleracja sprzętowa transformaty falkowej w systemie widzenia maszynowego do monitoringu ruchu drogowego

84%

Kłosowski M.

|

2008

|

tom T. 15

61-66

PL

W artykule opisano system monitorowania ruchu drogowego oparty na tanich kamerach i przetwarzaniu obrazu realizowanym w układzie FPGA wyposażonym dodatkowo w bezprzewodowy interfejs sieciowy. System ma być zasilany za pomocą ogniw słonecznych i dlatego został zoptymalizowany pod kątem zużycia energii. Szczegółowo opisano moduł detekcji i pomiaru długości zatorów powstałych na skrzyżowaniach. Do analizy wykorzystano dyskretną transformatę falkową, która w tym zastosowaniu sprawdza się lepiej niż algorytmy bazujące na odejmowaniu tła. Przedstawiona została implementacja sprzętowa dyskretnej transformaty falkowej za pomocą układu FPGA. Jako dodatkowe zastosowanie tej akceleracji podano kompresję obrazu z kamery w celu wysłania go za pośrednictwem sieci bezprzewodowej do centrum zarządzania. Na zakończenie podano przykładowe wyniki działania systemu.

EN

A system for road traffic monitoring bas been described. This machine vision system is using small and cheap camera and FPGA postprocessor with wireless network interface. rower for the system will be delivered from solar panels and therefore the system is optimized to be power efficient. In this paper the machine vision traffic jam detection module based on wavelet trans form is described. This module correctly detects and measures traffic jams or very slow traffic conditions when background subtraction algorithms (used for vehicle counting) are not suitable. Optical flow algorithms can also be used but they are computationally expensive. Sample discrete wavelet transform based algorithm and its hardware implementation in FPGA are examined in the paper. Hardware accelerated discrete wavelet transform can be also applied to image compression when image bas to be transferred to the traffic control center (picture quality and frame rate depends on wireless network quality). Results of sample traffic classification are presented and compared.

3

Analiza widmowa w czasie rzeczywistym prądów udarowych transformatora z zastosowaniem procesora FFT w technologii FPGA

84%

Horiszny J. , Czyżak M. , Smyk R.

|

2012

|

tom R. 80, nr 12

59-63

PL

Przedstawiono krótkookresową analizę widmową prądów udarowych, prądu zwarciowego w czasie rzeczywistym z zastosowaniem procesora FFT zrealizowanego w FPGA.

EN

The paper presents short-term spectral analysis of surge currents, short-circuit current at actual time using FFT processor realized with FPGA technology.

4

Sprzętowa realizacja algorytmów obliczeniowych w układach cyfrowych

67%

Szecówka P. M.

|

tom Vol. 48, nr 10

18-22

PL

Opisano metodologię projektowania układów cyfrowych realizujących algorytmy obliczeniowe. Omówiono podstawowe konfiguracje układów synchronicznych oraz naszkicowano praktyczne przykłady sprzętowych realizacji sieci neuronowych i algorytmów DSP. Przedstawiono analizy szybkości i złożoności poszczególnych wersji układów, jako ilustrację dylematu szybkość-rozmiar.

EN

The paper describes contemporary methodology of digital circuits design. The canonic configurations of synchronous designs are described. Several architectures of circuits implementing computational algorithms are presented, with focus on neural networks and DSP. Complexity and speed of proposed solutions are presented, referring to the commonly recognized speed-size tradeoff.

5

CORDIC and SVD implementation in digital hardware

67%

Szecówka P. M. , Malinowski P.

|

2010

|

tom Vol. 51, nr 11

26-29

EN

Singular Value Decomposition (SVD) is classified among the most effective numeric methods of matrices inversion. The paper presents a study of hardware implementation of SVD and CORDIC algorithms. Various digital architectures were proposed and compared, including low-cost sequential and high-performance pipelined solutions. Fixed point and floating point arithmetic was considered. The concepts were implemented in VHDL, verified and synthesized with Xilinx tools. Selected approach was physically implemented and tested.

PL

Algorytm SVD (Singular Value Decomposition) jest zaliczany do najbardziej efektywnych metod pozwalających odwracać macierze. Artykuł opisuje próbę sprzętowej realizacji algorytmów CORDIC i SVD. Rozważono szereg architektur - warianty bardzo oszczędne sekwencyjne, a także rozwiązania pozwalające uzyskać wysoką wydajność obliczeniową, z przetwarzaniem potokowym. Porównano także rezultaty uzyskane przy zastosowaniu arytmetyki stało- i zmiennoprzecinkowej. Koncepcje zostały zaimplementowane w języku opisu sprzętu (VHDL) poddane weryfikacji i syntezie za pomocą narzędzi Xilinx. Niektóre warianty zostały przetestowane fizycznie.