Wyniki wyszukiwania - Biblioteka Nauki

1

HIGH RESOLUTION TIME-INTERVAL MEASUREMENT SYSTEMS APPLIED TO FLOW MEASUREMENT

100%

Grzelak S. , Kowalski M. , Czoków J. , Zieliński M.

|

nr 1

2

Metoda autonomicznej korekcji błędu nieliniowości przetwornika czas-cyfra opartego na różnicowej linii opóźniającej

72%

Czoków J.

Pomiary Automatyka Kontrola

|

2010

|

tom R. 56, nr 10

1205-1208

PL

W artykule zaprezentowano nową metodę autonomicznej układowej korekcji błędu nieliniowości przetwornika czas-cyfra opartego na noniuszowej linii opóźniającej. Wyniki symulacji pokazały, że możliwe jest zmniejszenie błędów nieliniowości o rząd wielkości. W symulacji Monte Carlo dla szesnastokomórkowej linii noniuszowej zaprojektowanej w technologii CMOS 0.35 m i średnim opóźnieniu komórki wynoszącym 10 ps, otrzymano błędy nieliniowości sumacyjnej INL mniejsze niż 1 ps.

EN

The paper presents a new autonomous nonlinearity error correction method for vernier delay line (VDL, Fig. 1) based time-to-digital converter (TDC). The described VDL consists of flip-flops and two delay chains. The first chain is composed of voltage controlled delay buffers (Fig. 3a) and the second one utilizes digitally controlled shunt capacitor scheme (Fig. 3b). In order to accomplish nonlin-earity correction both delay chains in VDL are first set to the same delay using voltage controlled buffers, then the delays of buffers in both chains are compared with use of flip-flops and adjusted with shunt capacitor controlled buffers. Finally, once more the voltage controlled buffers are used to increase VDL delay and achieve the needed LSB. The simulations show that nonlinearity error reduction by an order of magnitude is possible with this method. Monte Carlo simulations performed with 16 stages VDL (CMOS 0.35 m) indicate that integral nonlinearity (INL) error can be less than 1 ps (Fig. 4b). Some predictions about max INL error based on time model are also presented. Moreover, nonmonotonic VDL can also be corrected, which improves attainable resolution. In opposition to the previously proposed VDL calibration methods[1, 3, 4, 5, 6], there is no need for either implementing accurate signal sources or generating a large number of uncorrelated time events like in the code density method.

3

Scalony konwerter czas-liczba z użyciem metody licznikowej i zegara wielofazowego

72%

Szplet R. , Gołaszewski M.

|

tom R. 54, nr 8

591-593

PL

W artykule przedstawione są projekt i wyniki badań konwertera czas-liczba o rozdzielczości 78 ps i niepewności pomiarowej poniżej 100 ps. Pomiar czasu realizowany jest z użyciem 32 liczników zliczających okresy szesnastofazowego zegara o częstotliwości 400 MHz. Ponieważ aktywne są obydwa zbocza zegara jest on równoważny pojedynczemu sygnałowi zegarowemu o częstotliwości 12.8 GHz, co umożliwia osiągnięcie średniej rozdzielczości ok. 78 ps przy interpolacji jednostopniowej. Budowa opisanego konwertera czasliczba pozwala na łatwe rozszerzanie zakresu pomiarowego, wynoszącego 164 žs, poprzez zwiększanie pojemności użytych liczników dwójkowych. Sterowanie procesem pomiarowym oraz wyznaczanie i przetwarzanie wyników pomiarów odbywa się z użyciem dwóch procesorów programowych NIOS II zintegrowanych z konwerterem w układzie programowalnym Stratix II firmy Altera.

EN

This paper describes design and test results of the time-to-digital converter with 78 ps resolution and accuracy below 100 ps. The time interval measurement is performed with the use of 32 binary counters counting periods of 16-phase clock of the 400 MHz frequency. Since both edges of the clock are active it is an equivalent of a single clock signal of 12.8 GHz frequency, which provides a mean resolution of about 78 ps in a single interpolation stage. The structure of the converter allows to extend its measurement range (164 žs) easily by increasing the capacity of used binary counters. The measurement as well as calculation and processing of obtained results are controlled by two soft-core processors NIOS II implemented together with the converter in a single programmable device from family Stratix II (Altera).

4

A time-domain pulse amplitude and width discrimination method for photon counting

72%

del Mar Correa Maryam , Pérez F. R.

|

5

Wielokanałowy modułowy licznik czasu z użyciem układów programowalnych

72%

Różyc K. , Szplet R. , Kwiatkowski P. , Sawicki M. , Jachna Z.

|

tom R. 60, nr 7

432--434

PL

Przedstawiono budowę, zasadę działania i wyniki badań wielokanałowego modułowego licznika czasu. Umożliwia on równoczesny pomiar relacji czasowych pomiędzy impulsami wejściowymi (START), pochodzącymi z maksymalnie sześciu niezależnych źródeł zegarowych, a wspólnym dla wszystkich kanałów impulsem odniesienia (STOP). Moduły pomiarowe licznika wykonano z użyciem układów programowalnych FPGA Spartan-3 (Xilinx). Licznik charakteryzuje się zakresem pomiarowym do 1 s oraz precyzją pomiarów nie gorszą niż 250 ps.

EN

We present the design, operation and test results of a modular multichannel time counter built with the use of programmable devices. Its resolution is below 50 ps and the measurement range reaches 1 sec. The design of the counter is shown in Fig. 1. It consists of six independent measurement modules. Each measurement module contains a 2-channel time interval counter (Fig. 2) implemented in a general-purpose reprogrammable device Spartan-3 (Xilinx). To obtain both high precision and wide measurement range, the counting of periods of a reference clock is combined with a two-stage interpolation within a single period of the clock signal [6]. The interpolation involves a four-phase clock in the first interpolation stage [8] and a time delay coding line in the second interpolation stage. The reference clock module contains an integrated digital synthesizer [7], that provides the reference clock signal of 250 MHz for measurement modules, and is driven by an external clock source of 5 MHz or 10 MHz. The standard measurement uncertainty of the time counter was tested (Figs. 3 and 4) carefully and it did not exceed 250 ps in the full measurement range. As the acid test of the time counter, the differences between signals of 1 PPS from the tested clock sources and the reference 1 PPS signal were also verified (Figs. 5 and 6). The modular design makes the multi-channel time counter easy to modify to meet requirements of various applications.

6

Bezpośredni przetwornik czas-liczba z kodowaniem wielokrotnym

72%

Szplet R. , Sondej D. , Grzęda G.

|

tom R. 59, nr 8

842--844

PL

W artykule opisane są projekt i wyniki badań przetwornika czas-liczba o rozdzielczości 5,3 ps (1 LSB) i zakresie pomiarowym 428 ps. Do przetwarzania czasowo-cyfrowego użyta została metoda kodowania wielokrotnego. Metoda ta umożliwia pokonanie ograniczeń technologicznych współczesnych układów scalonych i uzyskanie wartości rozdzielczości mniejszej niż czas propagacji pojedynczej komórki linii kodującej. Przetwornik został zrealizowany w układzie programowalnym Spartan-6 firmy Xilinx.

EN

This paper presents the implementation and tests results of a time-to-digital converter based on the wave union method and implemented in Spartan-6 FPGA (Xilinx). The converter has the resolution of 5,3 ps (1 LSB) in the measurement range of 428 ps and the integral nonlinearity of 3,8 LSB (Fig. 7). In the wave union method, contrary to the typical conversion methods with a single coding, the resolution is lower than the FPGA cell delay thanks to coding several transitions of the time event signal (Fig. 2). In addition, the linearity of conversion is increased by reducing the width of wide bins. Although, using a multi-transition pattern gives better performance, it also brings more problems to be solved. The main problems such as implementation of a pattern generator for certain amount of transitions, minimal delays between transitions and elimination of bubble errors are discussed in this paper. The pattern generator (Fig. 3) is implemented with use of a carry chain. It enables controlling the pattern by means of diagnostic and measurement software. Bubble errors (Fig. 4) are eliminated with a fast asynchronous encoder (Fig. 5). The diagnostic-control software (Fig. 6) allows to configure the pattern generator, launch the measurement session and generate a text file with all information needed to calculate conversion characteristics of the time-to-digital converter.

7

Scalony licznik czasu o rozdzielczości 50 ps w reprogramowalnym układzie FPGA

58%

Szplet R. , Jachna Z. , Kalisz J.

|

tom Vol. 47, nr 9

41-45

PL

Opisano budowę, zasadę działania oraz wyniki badań scalonego licznika czasu o rozdzielczości 50 ps i niepewności pomiarowej poniżej 60 ps. Do pomiaru odcinka czasu użyto metodę interpolacji dwustopniowej. W pierwszym stopniu interpolacji wykorzystano zegar wielofazowy, a w drugim cyfrowe linie opóźniające. Licznik czasu został wykonany w reprogramowalnym układzie FPGA (Field Programmable Gate Array). Artykuł zawiera również opis oprogramowania diagnostycznego umożliwiającego kalibrację licznika, wykonywanie pomiarów oraz gromadzenie, przetwarzanie i zobrazowanie wyników pomiarów.

EN

This paper describes the design, operation and test results of an integrated time counter with a 50 ps resolution and the standard measurement uncertainty below 60 ps. The time interval is measured with the use of the two-stage interpolation method. A multiphase clock and digital delay lines are used in the first and second stages of interpolation, respectively. Time counter is implemented in a single reprogrammable FPGA (Field Programmable Gate Array) device. Additionally, we describe the control/diagnostic software that allows calibration of the counter, measurement control as well as, processing and displaying of measurement data.