Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl
Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 5

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  systolic arrays
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available remote Comparison of LU decomposition realizations on a systolic computer
100%
EN
This paper presents mapping of LU decomposition algorithms onto various Systolic Arrays. An expression of parallel algorithms is a basic tool for systolic realization of a mathematical problem. The authors will compare different structures of the Systolic Arrays for LU decomposition on the systolic computer SYSTOLA 1024.
Logistyka
|
2015
|
tom nr 3
3976--3981, CD 1
PL
W artykule przedstawiono sposób sprzętowej realizacji przetwarzania systolicznego w układach FPGA. Pokazano możliwości wykorzystania algorytmów systolicznych w przetwarzaniu obrazów. Opracowany program pozwala na weryfikacje algorytmu i wygenerowanie opisu układu w języku VHDL.
EN
This article shows you how to perform hardware systolic processing in FPGA. Showing the possibilities of using systolic algorithms for image processing. Developed program allows you to generate a verification algorithm and system description language VHDL.
EN
The paper presents optimized hardware structure applied to genome alignment search. The proposed methodology is based on dynamic programming. The authors show how starting from the original Smith-Waterman approach, the algorithm can be optimized and the evaluation process simplified and speeded-up. The main idea is based on the observations of growth trends in the adjacent cells of the systolic array, which leads to the incremental approach. Moreover various coding styles are discussed and the best technique allowing further reduction of resources is selected. The entire processing unit utilizes fully pipelined structure that is well balanced trade-off between performance and resource requirements. The proposed technique is implemented in modern FPGA structures and obtained results proved efficiency of the methodology comparing to other approaches in the field.
5
84%
EN
This paper presents goals and thesis of my PhD dissertation concerning systolic arrays design. As an example, a few systolic FIR filters are presented. These filters were designed and verified using original author's application called universal systolic array simulator. There are also presented algorithms for systolic array optimization that are implemented in the universal simulator. Systolic arrays designs shown here and in the dissertation, prove the correctness of these optimization algorithms. Finally, all dissertation results and open problems are briefly described.
PL
Niniejszy artykuł przedstawia cele i tezy mojej pracy doktorskiej dotyczącej projektowania układów o architekturze systolicznej. Jako przykład zaprezentowano kilka projektów systolicznych filtrów NOI. Te filtry zostały zaprojektowane i zweryfikowano ich działanie przy pomocy autorskiego narzędzia, uniwersalnego symulatora tablic systolicznych. W artykule zaprezentowano także algorytmy służące do optymalizacji tablic systolicznych. Algorytmy te zostały zaimplementowane w uniwersalnym symulatorze, a przedstawione tutaj, oraz w rozprawie doktorskiej, tablice systoliczne dowodzą ich poprawności. Na koniec krótko opisano wszystkie wyniki rozprawy oraz przyszłe kierunki badań.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.