Wyniki wyszukiwania - Biblioteka Nauki

1

Symulatory procesów przemysłowych

100%

Jakubiec B.

|

2011

|

tom nr 6

PL

W artykule przedstawiono sposoby realizacji symulatorów procesów przemysłowych. Zastosowanie symulacji w procesie dydaktycznym ma na celu wykorzystanie jej jako skutecznego instrumentu wspomagania, ułatwiającego bezpieczne i uniwersalne zapoznanie studentów z aspektami działania elementów procesu przemysłowego, jak i algorytmami decyzyjnymi dla wybranych problemów technicznych.

EN

The paper deals with application of computer simulator for developing an industrial process control by means sequential programming . Presented approach allows to safely and efficiently introduce students to problems encountered in implementing control of plants in real industrial environment. Computer aided software development allows also to use flexible approach during programming, including software testing before online implementation.

2

Projektowanie sterowników logicznych opisanych diagramami maszyny stanowej UML

100%

Bazydło G. , Adamski M.

|

2008

|

tom R. 105, z. 1-I

3-18

PL

W artykule przedstawiono nową metodę projektowania sterowników logicznych realizowanych w sposób układowy w strukturach FPGA z wykorzystaniem języka Verilog i programów profesjonalnych do symulacji i syntezy logicznej. Modelem behawioralnym programu sterownika jest diagram maszyny stanowej UML 2.1.2. Formalnym modelem strukturalnym jest hierarchiczna sieć współpracujących ze sobą automatów cyfrowych.

EN

The paper presents a new design method for logic controllers, which are implemented as digital circuit in Field Programmable Gate Arrays (FPGA) by means of hardware description language Verilog and professional tools for simulation and logic synthesis. The UML 2.1.2 state machine diagram is used as an initial behavioral model. The formal structured design model is based on hierarchical network of collaborated Finite State Machines.

3

Automatyczna weryfikacja i synteza regułowego modelu sterownika logicznego

100%

Grobelna I.

|

2011

|

tom nr 3

59-65

EN

The article focuses on model checking and synthesis of rule-based specification of logic controller. It describes and illustrates proposed design system of logic controllers. Specification by means of Control Interpreted Petri Nets is formally written as rule-based logical model, which is suitable both for formal verification against behavioral requirements and for synthesis in form of reconfigurable logic controller. Verifiable model is thereby consistent with synthesizable model. Logical model is also used for behavioral verification and simulation. Translation process of rule-based specification into verifiable model description and synthesizable code has been automated.

4

Modelowanie sieci Petriego w języku VHDL

80%

Węgrzyn M.

|

2010

|

tom R. 86, nr 1

212-216

PL

Sieć Petriego dobrze nadaje się do modelowania współbieżnych układów cyfrowych, w szczególności do układów sterowania. W celu szybkiego prototypowania takich układów przygotowywane są odpowiadające im modele w językach opisu sprzętu. Opracowywane modele wykorzystywane są zarówno do celów symulacji, jak i syntezy. Implementacja odbywa się z wykorzystaniem programowalnych matryc bramkowych FPGA. Do aktualnie stosowanych języków HDL zalicza się VHDL i Verilog. W przeglądowym artykule przedstawiono sposoby modelowania sieci Petriego w języku VHDL.

EN

Petri nets are used to specification of concurrent Logic Controllers. For rapid prototyping of such systems HDL models are prepared. Models are used for both, simulation and synthesis. As implementation technology, programmable logic, e.g. FPGA devices, is applied. VHDL and Verilog are used in modern CAD systems. In the paper a short overview of VHDL modeling method is presented.

5

Zastosowanie programowania liniowego do badania sieci Petriego

80%

Dylewski R. , Adamski M. , Jabłoński J.

|

2011

|

tom R. 87, nr 11

159-163

PL

W literaturze przedmiotu, proponuje się wykorzystywanie metod algebry liniowej (LA) do badania strukturalnych i dynamicznych własności sieci Petriego, zwracając uwagę na zalety techniki ILP (Integer Linear Programming). Bezkrytyczne stosowanie ogólnych, uniwersalnych procedur matematycznych o stosunkowo dużej sprawności obliczeniowej prowadzi jednak do niepotrzebnego wygenerowania dużej liczby zbytecznych rezultatów. Projektant rekonfigurowalnego sterownika logicznego (RLC) zmuszany jest do pracochłonnej selekcji trudnych do intuicyjnego zinterpretowania wyników analizy, nieprzydatnych w trakcie projektowania matrycowego układu cyfrowego. W artykule dokonano krótkiego, krytycznego przeglądu dotychczas stosowanych metod analizy sieci Petriego z wykorzystaniem technik ILP. Pokazano sposób racjonalnego wykorzystania ILP do wyznaczania i efektywnej selekcji inwariantów bezpiecznej sterującej sieci Petriego, z pominięciem jej znakowań pozornych umiejscowionych wśród potencjalnie osiągalnych stanów globalnych i przemieszanych razem z rzeczywistymi stanami globalnymi.

EN

The paper presents a novel part of well known design methodology for Reconfigurable Logic Controllers implementation, which starts from a suitable cover of the control interpreted Petri net by means of the minimal number of its proper state machine (SM) components. The proposed analysis procedure is based both on Integer Linear Programming (ILP) and structural theory of Petri nets. The number of generated P-invariants, treated as candidates for covering all places of the net, is usually too surplus and contains subsets which do not define State Machine components. Some of P-invariants do not properly define state machine components because they have no intersection or they have more then one intersection with real distributed global states of the control interpreted net. Another well known drawback of the known ILP methods is the generation of several spurious global states of Petri net, whih are mixed in potential reachability graph with real global ststes, taken from dynamic reachability graph. The spurious global states shoud be eliminated during matrix calculations and P-invariants that do not define proper state machine components of the net rejected as soon as possible. The paper proposes a noell ILP-based method for finding a minimal number of P-invariants covering the net. The results of the new method can be used for decomposition of the control interpreted Peri net into linked parallel modules or its local state encoding before its direct structured mapping to Hardware Description Languages.

6

Dynamicznie rekonfigurowalna współbieżna realizacja sterowania binarnego

80%

Hrynkiewicz E. , Milik A. , Mocha J.

|

2008

|

tom Vol. 49, nr 11

187-190

PL

W artykule przedstawiono architekturę dynamicznie rekonfigurowalnej jednostki sterownika binarnego implementowanego w układzie FPGA. Przeznaczony jest do wykorzystania w programowalnych sterownikach logicznych. Przedstawione rozwiązanie wykorzystuje technikę wielostrumieniowego przetwarzania równoległego. Regularna architektura znakomicie wpasowuje się strukturę FPGA, pozwalając na znaczne upakowanie oraz osiągnięcie wysokich częstotliwości pracy. Zaproponowana architektura korzysta z możliwości dynamicznej rekonfiguracji w czasie pracy układu, która oferowana jest przez nowoczesne układy FPGA. Przedstawiona architektura przyspiesza proces projektowania, gdyż pozostaje niezmienna za wyjątkiem generatorów tablicowych funkcji LUT.

EN

The paper presents architecture of the dynamically reconfigurable binary logic controller dedicated for PLCs. Presented solution takes benefits from multistream parallel processing. The symmetrical architecture perfectly fits into FPGA structure. It assures high logic denesity and close to maximal operation frequency. Presented architecture is able to be reconfigured during runtime taking benefits from modern FPGA configuration interfaces. Presented architecture optimize and speeds up design process while entire architecture remains unchanged except contentents of the LUTs.

7

Sterownik Fuzzy Logic o architekturze hierarchicznej

80%

Wyrwoł B.

|

2012

|

tom Vol. 53, nr 10

64-67

PL

W artykule przedstawiono sterownik programowalny, w którym zaimplementowany został regułowy system wnioskowania przybliżonego. Realizuje on algorytm sterowania wykorzystujący logikę rozmytą. W celu zmniejszenia nakladów sprzętowych i obliczeniowych zastosowany został system o architekturze hierarchicznej. Złożony jest on z elementarnych podsystemów o takiej samej strukturze, które różnią się jedynie zawartościami swoich baz wiedzy. Bazy te tworzone są w wyniku dekompozycji opartej na operacji projekcji pierwotnej bazy wiedzy opisującej zachowanie systemu klasycznego. Wynik wnioskowania uzyskiwany z takiego systemu może charakteryzować się zwiększoną rozmytością w porównaniu z wynikiem uzyskiwanym z systemu o klasycznej architekturze. Ta niekorzystna własność została do pewnego stopnia wyeliminowana poprzez odpowiedni dobór współczynnika skalowania w module denormalizacji sterownika.

EN

The paper presents programmable logic controller with implemenlation of the rule based fuzzy inference system. The controller performs an control algorithm using fuzzy logic. Hardware costs and computing time of the hardware realization of the fuzzy inference system can be decreased using decomposition technique based on projection. It allows show system as a hierarchical architecture. It consists of the subsystems, they have the same architecture, but they differ in contents of the knowledge subbases. The inference result of the hierarchical system is more fuzzy than of the classical one. This disadvantage can be minimized to a certain degree through tuning the scaling factor in the denormalisation module of the controller.