Wyniki wyszukiwania - Biblioteka Nauki

1

Efekty niedopasowania tranzystorów MOS wykonanych w technologii VLSI

100%

Gryboś P.

|

2003

|

tom T. 22, z. 1

25--35

PL

Praca prezentuje efekty niedopasowania tranzystorów MOS wykonanych w technologii VLSI. Omawiane są przyczyny niedopasowania i sposób modelowania tego efektu. Odpowiednia koncepcja układu elektronicznego, warunki jego polaryzacji oraz staranne wykonane masek układu scalonego pozwalają na minimalizację wpływu efektów niedopasowania na finalne parametry układu. Na przykładzie 64-kanałowego układu scalonego NEURO64 przedstawiono sposób modelowania tego typu efektów z użyciem analizy Monte Carlo, a otrzymane wyniki symulacji porównano z wynikami pomiarowymi układu wykonanego w technologii CMOS 0,7 (mikro)m.

EN

This paper presents mismatch effects of MOS transistors manufactured using VLSI technology. The causes and modelling of mismatch are discussed. Proper concept of electronic circuit, its bias conditions and good layout could minimise the influence of mismatch effects on final parameters of integrated circuit. Evaluation of the matching performance is done for 64-channel integrated circuit using Monte Carlo analysis. The results of simulation are verified by the measurements of NEURO64 integrated circuit from CMOS 0,7 (micro)m.

2

Prototyp układu scalonego z dwustopniowym przetwarzaniem impulsu dla potrzeb niskomocowego pomiaru czasu wystąpienia zdarzenia i amplitudy ładunku wejściowego

100%

Kasiński K. , Kłeczek R.

Informatyka, Automatyka, Pomiary w Gospodarce i Ochronie Środowiska

|

2014

|

tom nr 1

72--75

PL

Artykuł prezentuje prototyp układu scalonego ASIC przeznaczonego do współpracy z krzemowymi detektorami o dużej pojemności. Mierzonymi wartościami są czas wystąpienia zdarzenia jak i ilość zdeponowanego ładunku. Celem zaprojektowanego układu jest obserwacja wpływu pojemności detektora (do kilkudziesięciu pF) na pracę i parametry dwustopniowego układu elektroniki front-end opartego koncepcyjnie o metodę przetwarzania typu Time-over-Threshold.

EN

This paper presents the prototype of the application specific integrated circuit designed for a silicon detector with large capacitance. The measured quantities are: the interaction time and the deposited charge. The aim of this project is to observe the influence of increasing sensor capacitance (up to tens of pF) on operation and performance of the dual-stage analog front-end electronics based on the concept of the Time-over-Threshold processing method.

3

System do testowania specjalizowanych układów scalonych do odczytu detektorów paskowych

100%

Kasiński K.

|

tom R. 15, nr 7-8

70-74

PL

Artykuł przedstawia wybrane metody testowania specjalizowanych układów scalonych (ASIC) do odczytu paskowych detektorów krzemowych pod kątem ekstrakcji wybra-nych parametrów toru analogowego z uwzględnieniem zarówno stosowanego sprzętu, jak i oprogramowania. Jako przykładową aplikację wybrano system testowy dla układu ASIC TOT01, wyprodukowanego jako układ prototypowy dla potrzeb detektora STS w eksperymencie CBM. Prezentowany system służy do pomiaru ilości energii zdeponowanej w detektorze krzemowym wskutek interakcji z cząstką lub kwantem promieniowania z wykorzystaniem metody time-over-threshold. W każdym kanale układu TOT01 zmajdują się m.in. wzmacniacz ładunkowy, dyskryminator z histerezą oraz korekcyjny układ cyfrowo-analogowy. Odpowiedni dobór sprzętu pomiarowego, niskoszumnych zasilaczy i generatorów oraz zapewnienie ich zdalnej pracy pod nadzorem dedykowanego oprogramowania są bardzo ważne. Niewielkie wymiary samego układu (1,5 × 3,4 mm2) oraz mnogość wyprowadzeń (81), obecność domen niskoszumnych analogowych oraz cyfrowych, konieczność podłączenia układu do detektora krzemowego i zapewnienia możliwości pracy całego systemu w warunkach promieniowania X nakładają również bardzo wysokie wymagania na obwód drukowany.

EN

This paper presents selected methods of testing the application-specific integrated circuits for silicon strip detector readout with the emphasis on the analog parameter's extraction, equipment and software tools used. As an example application the TOT01 ASIC test system (prototype IC for the STS detector at the CBM experiment) has been selected. Its functionality includes measurement of the energy deposited in the silicon detector as a result of its interaction with a particle of radiation photon. The circuit implements the time-over-threshold method. Its internal structure comprises of charge-sensitive amplifier, discriminator with hysteresis and trimming digital-analog converter. Proper selection of the measurement equipment, low-noise power supplies and generators together with their remote operation under the supervision of dedicated software is very important. The small size of the ASIC's die (1.5 x 3.4 mm2), the pin-count (81), presence of multiple, mixed-signal power domains, the need to connect the IC to the silicon detector and the system operation in the presence of X-rays impose also very significant requirements for the printed circuit board.

4

Wykorzystanie paskowych detektorów krzemowych w dyfraktometrii promieniowania X

67%

Gryboś P. , Dąbrowski W.

|

2002

|

tom Vol. 48, z. 2

435-448

PL

W artykule przedstawiono system do pozycjoczułej jednowymiarowej detekcji promieniowania X dedykowany do zastosowań dyfraktometrycznych. Zasadniczymi elementami systemu są: krzemowy detektor paskowy i specjalizowany 64-kanałowy układ scalony zawierający niskoszumowe układy elektroniki front-end i bloki cyfrowe umożliwiające przechowanie danych, kontrolę polaryzacji i komunikację ze światem zewnętrznym poprzez łącza szeregowe. W artykule omówiono architekturę układu scalonego ze zwróceniem szczególnej uwagi na optymalizację szumową, minimalizację rozrzutu parametrów elektrycznych pomiędzy kanałami, oraz integrację bloków analogowych i cyfrowych w jednym układzie scalonym. Przedstawiono przykładowe wyniki pomiarów prototypowego systemu.

EN

The paper describes a multichannel readout system for applications in X-ray diffractometry. The system consists of a silicon strip detector and a mixed-mode 64-channel readout chip RX64. The integrated circuit is implemented in a 0.8 μm CMOS p-well epi-type substrate technology. The single channel comprises a charge sensitive preamplifier, a shaper, a discriminator and a pseudo-random 20-bit counter. To increase the functionality and testability additional blocks like calibration circuit, internal DACs and command decoder are implemented on the chip. The equivalent noise charge (ENC) measured at room temperature for the detector capacitance of 2.5 pF and integration time of 0.7 μs is 167 electrons rms. The power dissipation is below 2.5 mW/channel. The input referred channel-to-channel offset variation is only 28 electrons rms, while the gain spread expressed as sigma to the mean value is 0.5%. The chip occupies the area 2.8 x 6.5 mm2.

5

Elektronika front-end do krzemowego detektora torów w eksperymencie ATLAS

67%

Dąbrowski W.

|

2002

|

tom Vol. 48, z. 2

247-270

PL

W artykule przedstawiono system elektroniki front-end do odczytu krzemowych detektorów paskowych w eksperymencie ATLAS. Zasadniczym elementem systemu jest specjalizowany 128-kanałowy układ scalony zapewniający odbiór i analogowe kształtowanie sygnałów z detektorów, buforowanie i kompresję danych oraz organizację odczytu danych. W pracy przedstawiono projekt układu scalonego i przedyskutowano wybrane krytyczne aspekty projektowe, jak szumy, efekty radiacyjne, integracja układów analogowych i cyfrowych na wspólnym układzie scalonym.

EN

The paper presents the front-end electronics for readout of silicon strip detectors in the ATLAS experiment. A basic component of the system is a 128-channel ASIC which receives the signals from the detectors, performs signal processing, buffering and compression of data. ln the paper we discuss critical issues of the design, like noise, radiation hardness and integration of analogue and digital circuits on the same integrated circuit.