Wyniki wyszukiwania - Biblioteka Nauki

1

Adaptive tree-based multicast routing in network on chip architecture

100%

Czarnecki Ł. , Dziużański P.

|

2010

|

tom Vol. 51, nr 4

33-37

EN

The majority of the contemporary implementations of multicast in on-chip networks rely on multiple unicast communication pattern. The drawbacks of such an approach are inefficient network resources utilization and information redundancy, which results with the performance degradation and high message latencies. In the paper, we propose an adaptive tree-based multicast routing algorithm for an interconnection networks. The presented algorithm is based on the network traffic analysis and adapts the routing decisions to the current network conditions. We receive message delay improvement by 85-200% incomparison to the unicast communication pattern.

PL

Większość współczesnych implementacji routingu jeden-do-wielu w sieciach wewnątrzukładowych opiera się o wielokrotne wysyłanie przez źródło tych samych pakietów do różnych węzłów. Wadą takiego podejścia jest nieefektywne wykorzystanie zasobów sieciowych i redundancja informacji, która przekłada się na obniżenie wydajności i opóźnienia przy przesyłania pakietów. W artykule zaproponowany został adaptacyjny algorytm typu multicast oparty na konstrukcji drzew rozpinających. Zaprezentowany algorytm dokonuje analizy ruchu sieciowego i adaptacyjnie podejmuje decyzje w zależności od aktualnego stanu sieci. Badania eksperymentalne wykazały zmniejszenie opóźnienia o 85. ..200% w porównaniu z wielokrotną transmisją typu unicast.

2

Multi-core Audio Decoding System Based on Networks on Chip Architecture

100%

Dziurzański P. , Mąka T.

|

tom R. 54, nr 8

475-476

EN

A heuristic core mapping dedicated to multi-path routing algorithm for mesh Network on Chip dedicated to popular stream-based audio decoder algorithms is proposed. The processing units performing stages of a number of decoders are mapped into 2D mesh nodes in order to balance and minimize the bandwidths of the structure links. The experimental results confirming the benefits of the proposed approach are provided.

PL

W artykule przedstawiono heurystyczny algorytm odwzorowywania aplikacji zdominowanych przez dane do struktury dwuwymiarowej sieci wewnątrzukładowej. Jednostki przetwarzające są odwzorowywane do sieci NoC w sposób zmniejszający i wyrównujący przepustowości magistral wewnątrzukładowych. Do wyznaczania tras użyto wielościeżkowego algorytmu routingu.

3

Pros and cons of system-level synthesis of data-dominated algorithms

100%

Dziurzański P.

|

2010

|

tom Vol. 51, nr 10

169-171

EN

SystemC is gaining popularity in the field of modeling and verification of hardware. Especially beneficial of this language usage is the stage of architectural analysis where the task to be computed are split between the HW and SW domains. Fast simulation of such system-level models is crucial in trade-offs between speed, area and power consumption of the target system. However, the hardware synthesis stage is still often performed from VHDL or Verilog models that have to be created manually or semi-automatic from a SystemC code. Thus in this paper we decided to present a complete design flow from a system-level rnodel to hardware synthesis of an example video codec based on SystemC using the 3rd part generation C-synthesis technology. The SystemC-based implementation will be compared with its handwritten VHDL counterpart.

PL

SystemC zdobywa popularność w zakresie modelowania i weryfikacji sprzętu. Szczególnie opłacalne wydaje się użycie tego języka na etapie analizy architektury, gdzie zadania są przydzielane do domen sprzętowych i programowych. Szybka symulacja takich modeli jest krytyczna przy wyznaczaniu kompromisu między szybkością, powierzchnią i energią zużywaną przez docelowy system. Jednakże sam proces syntezy sprzętowej jest wciąż często wykonywany z modeli w VHDL lub Verilogu, które muszą być przepisywane ręcznie lub półautomatycznie z kodu w SystemC. Dlatego w niniejszym artykule zostanie przedstawiona synteza przykładowego kodeka wideo, w pełni wykorzystująca SystemC, z wykorzystaniem technologii syntezy C firm trzecich. Implementacja z SystemC zostanie porównana z ręcznie napisanym odpowiednikiem kodu w VHDL.

4

Flexible packet scheduling algorithm utilization for on-chip networks

100%

Stolarski P. , Mąka T. , Dziurzański P.

|

tom Vol. 50, nr 6

62-68

EN

A new scheduling QoS algorithm dedicated for Network on Chips is proposed. It offers the possibility of adapting the scheduling packages dynamically which influences the order of transmission. This possibility allows us to change the obtained delays of various traffic classes. The provided experimental results confirm the assets of the proposed method in comparison with other techniques implemented in the same platform in the considered range of applications.

PL

W pracy zaproponowano nowy algorytm kolejkowania uwzględniający jakość usług w sieciach wewnątrzukładowych. Umożliwia on dynamiczne harmonogramowanie pakietów wpływające na kolejność transmisji pakietów. Dzięki temu istnieje możliwość zmiany uzyskanego opóźnienia dla różnych klas ruchu. Zaprezentowane wyniki badań eksperymentalnych potwierdzają zalety proponowanej metody w porównaniu z innymi technikami realizowanymi na tej samej platformie w rozważanym zakresie zastosowań.

5

Static shape and core mapping selection for rectangular on-chip networks

84%

Dziurzański P. , Mąka T.

|

tom Vol. 49, nr 4

169-171

EN

Despite numerous research in Network on Chip domain, the subjects of shape selection and core mapping algorithms have been not widely analysed. Thus, in this paper the influence of these factors for the bandwidth and efficiency of the synthesized chip realizing streaming video applications is presented. The obtained results show the shape selection process is an important factor in multi-core mapping scheme for streaming algorithms. Such strategy can increase overall efficiency leading to balanced flows in target device.

PL

Pomimo licznych badań prowadzonych w tematyce sieci wewnątrzukładowych (ang. NoC - Network on Chip), zagadnienia doboru kształtu i algorytmy odwzorowania rdzeni nie były dotychczas poddane szerszej analizie. W artykule został przebadany wpływ tych czynników na przepustowość i efektywność zsyntetyzowanych układów realizujących strumieniowe algorytmy wideo. Otrzymane wyniki pokazują, że dobór odpowiedniego kształtu sieci do aplikacji jest istotnym czynnikiem przy odwzorowaniu wielordzeniowych struktur układowych. Przedstawiona strategia może zwiększyć efektywność docelowego układu poprzez zbalansowanie przepływów.

6

Network-on-Chip-based realization of a lossless compression system

84%

Dziurzański P. , Ulacha G.

|

tom Vol. 48, nr 7

15-19

EN

A new implementation of an architecture for lossless compression based on subpredictors blending is described in this paper. This implementation utilizes the Network-on-Chip architecture with packet-switching approach. Experimental results show that the proposed algorithm is slightly more efficient than other one-pass blending techniques known in the literature, whereas the proposed hardware realization is much faster than its software counterparts and requires significantly less wires than the dedicated-wiring approach.

PL

Opisano nowy algorytm i implementację architektury dedykowanej bezstratnej kompresji, wykorzystującej metodę mieszanych predyktorów. Przedstawiona implementacja stosuje sieci wewnątrzukładowe z przełączaniem pakietów. Badania eksperymentalne pokazują, że przedstawiony algorytm jest bardziej efektywny niż inne jednoprzebiegowe metody mieszania predyktorów, a zaproponowana implementacja sprzętowa jest dużo szybsza niż jej programowy odpowiednik i wymaga znacznie mniej traktów połączeniowych niż podejście z dedykowanymi połączeniami.

7

Stream-based cores mapping strategies dedicated to Networks on Chip architecture

84%

Mąka T. , Dziurzański P.

|

tom Vol. 48, nr 7

8-11

EN

A new characteristic for measurement of Network on Chip architecture is proposed in this work. This characteristic, named multiplicity factor, depending on its parameter, can be used for obtaining the architecture with low number of connections or contention level. Experimental results, based on the popular iLBC speech decoder, confirm the usability of the proposed characteristic.

PL

W artykule została wprowadzona nowa miara jakości rozmieszczenia bloków własności intelektualnej w strukturze sieci wewnątrzukładowej. Proponowany parametr, nazwany współczynnikiem krotności, w zależności od parametru może zostać wykorzystany do otrzymania struktury ze zmniejszoną liczbą połączeń lub poziomem konfliktów. Badania eksperymentalne, przeprowadzone dla dekodera mowy iLBC, potwierdzają użyteczność proponowanego podejścia.

8

System-level perspective of computation and communication refinement for a subpredictor-blending-based compression system

67%

Dziurzański P. , Ulacha G.

|

tom Vol. 48, nr 12

86-89

EN

The Electronic System Level (ESL) for modeling an architecture for lossless compression system on subpredictors blending is presented in this paper. We describe the reasons why system-level languages are appropriate for the design and provide some additional information on the state-of-the art synthesis from SystemC, the most popular ESL language. A brief description of the used compression technique has been provided, as well as some details on the Network-on-Chip architecture with packet-switching approach, utilized in the design. Experimental results show that the proposed algorithm is suitable for hardware realization and that the ESL synthesis is stable enough to apply it for similar projects.

PL

Opisano zastosowanie modelowania na elektronicznym poziomie systemowym ESL (ang. Electronic-System-Level) do projektowania architektury systemu bezstratnej kompresji danych, wykorzystującej metodę mieszania predyktorów. Przedstawiono powody, dla których poziom ESL jest odpowiedni dla projektu i dostarczono informacji na temat najpopularniejszego obecnie języka modelowania na poziomie ESL - SystemC. Opisano również pokrótce stosowaną metodę kompresji, a także paradygmat sieci wewnątrzukładowych (ang. Network-on-Chip), wykorzystujących przełączanie pakietów. Przedstawione badania eksperymentalne pokazują, że zaproponowany algorytm można korzystnie zaimplementować w sprzęcie oraz że synteza sprzętowa z poziomu ESL jest wystarczająco stabilna i możliwa do zastosowania w przypadku podobnych zadań.