Wyniki wyszukiwania - Biblioteka Nauki

1

Środowisko programowo-sprzętowe do akwizycji, przetwarzania i wizualizacji złożonych sygnałów w oparciu o układy FPGA nowej generacji

100%

Gorgoń M.

|

tom T. 10, z. 3

107-116

PL

W publikacji wskazano cyfrowe standardy wykorzystywane do transmisji i kodowania sygnału wizyjnego: DVI, HDMI, IEEE1394, USB, Camera Link. Omówiono zagadnienie wzrostu rozdzielczości obrazu i liczby klatek na sekundę w telewizji HDTV i interfejsach komputerowych opartych o łącze DVI. Wskazano na wzrost niezbędnej mocy obliczeniowej do przetwarzania strumienia danych obrazowych stosowanych w systemach cyfrowych wysokiej rozdzielczości. Rozważono dobór środowiska obliczeń, który może zapewnić niezbędne moce obliczeniowe. Pokazano architekturę systemu do akwizycji, przetwarzania i wizualizacji obrazów wysokiej rozdzielczości i innych złożonych sygnałów, opartą na platformie rekonfigurowalnej, współdziałającej z procesorem ogólnego przeznaczenia. Omówiono poszczególne urządzenia wchodzące w skład stanowiska programowo-sprzętowego.

EN

In the present paper digital standards applied for transmission and coding of a visual signal i.e. DVI, HDMI, IEEE1394, USB, Camera Link has been indicated. An increasing of image resolution and frame rate has been discussed for HDTV and DVI-based computer displays. An increase of the computing power necessary for performing image processing in HD vision systems has been noticed. A choosing of computing environment, which can assure necessary computing power, has been considered. Architecture of a system for acquisition, processing and visualization HD images and other complex signals, based on reconfigurable computing platform, cooperating with general-purpose processor has been presented. Particular components being parts of hardware-software stand have been briefly presented.

2

Akcelerator sprzętowy do szyfrowania strumienia danych

84%

Kryjak T. , Gorgoń M.

|

2008

|

tom T. 12, z. 3

695-707

PL

W pracy opisano realizację akceleratora sprzętowego do szyfrowania danych. Omówiono wykorzystany algorytm DES oraz jego implementację w języku VHDL. Dokonano oceny różnych kart z układami FPGA, pod kątem ich przydatności do stworzenia akceleratora współpracującego z komputerem PC. Szczegółowo opisano część programową i sprzętową prezentowanego rozwiązania oraz problemy związane z transferem danych pomiędzy komputerem PC a układem FPGA. Przedstawiono wyniki testów poprawności oraz prędkości wykonanej aplikacji. Dokonano także porównania wydajności zaproponowanego rozwiązania sprzętowego i rozwiązań programowych.

EN

The paper describes a data stream encryption hardware accelerator. The used DES algorithm and its implementation in VHDL language have been discussed. Different FPGA platforms have been evaluated to determine the most suitable one for creating an accelerator cooperating with a PC computer. The software and hardware parts of the presented solution, as well as problems with data transfer form the PC computer to the FPGA device have been described. Correctness and speed of the implemented application have been tested. Finally, the performance of the presented hardware solution and software solutions has been compared.

3

Prototyp stacji monitoringu klimatu akustycznego wykorzystujący układ FPGA

84%

Żywiec W. , Śliwiński M. , Ciesielka W. , Gołaś A.

Pomiary Automatyka Kontrola

|

2014

|

tom R. 60, nr 10

836--839

PL

W artykule opisano autonomiczną stację monitoringu bazującą na systemie wbudowanym typu SoPC. W strukturze FPGA zintegrowano kontrolery urządzeń peryferyjnych. Wykorzystano stację pogodową oraz miernik wielkości akustycznych pozwalające na pomiar warunków pogodowych i parametrów klimatu akustycznego oraz raportowanie zdarzeń. System umożliwia zdalny monitoring i kontrolę przez sieć GSM i Ethernet oraz prezentację wartości na ekranie LCD. Innowacją jest także integracja z inteligentnym budynkiem.

EN

In this paper, the prototype of a monitoring system is presented. Its central unit is an embedded system designed as SoPC (System on a Programmable Chip). This design allows for autonomous work of the discussed system. The monitoring system uses variety of peripheral devices to achieve its goals. All the necessary controllers of implemented devices were integrated inside an FPGA circuit. The main elements are: a weather transmitter, a sound level meter and an analyser. These devices allow the measurement and recording of weather conditions and acoustic climate parameters. Moreover, detection and recording of the occurrence of significant events is possible. Additionally, the system is equipped with components enabling remote communication, monitoring and control of the entire station through the use of a GSM modem and Ethernet technology. The measured values may be also accessed by the user directly from the monitoring station, thanks to a 7-inch LCD screen with a touch panel. The most distinctive feature of the presented system is its destination for domestic use and integration with smart building systems.

4

Modelowanie i realizacja algorytmów wideodetekcji na platformie FPGA

67%

Gorgoń M. , Pawlik P. , Jabłoński M. , Przybyło J.

|

tom T. 10, z. 3

355-364

PL

W publikacji przedstawiono kluczowe dla realizacji algorytmów wideodetekcji algorytmy generacji tła i wykrywania ruchu. Zaproponowano modyfikacje algorytmu generacji tła umożliwiającą pracę algorytmu w warunkach średniego i dużego natężenia ruchu pojazdów. Przedstawiono sposób adaptacji algorytmu do efektywnej implementacji w układzie reprogramowalnym. Przedstawiono również modyfikację sposobu realizacji algorytmu SAD, odpowiedzialnego za wykrywanie ruchu. Modyfikacja ta dotyczy implementacji FPGA w środowisku Pixel Streams. Polega ona na wprowadzeniu możliwości dowolnego zdefiniowania 32 obszarów zainteresowania w analizowanym obrazie. Pozwala to niezależnie i równolegle prowadzić obliczenia dla poszczególnych, zdefiniowanych przez użytkownika, aktywnych pól wideodetekcji.

EN

In the present paper the background generation and motion detection algorithms, which are of key importance for the implementation of videodetection, has been presented. A modification of the background generation algorithm, allowing for a proper algorithm functioning at medium and high traffic conditions, has been proposed. An adaptation of the algorithm for implementation in the reprogrammable device has been presented. A modification of the SAD algorithm, used for motion detection has been introduced. The modification allows for unrestricted defining of 32 Regions of Interest of irregular shape and structure in the analyzed image. It gives a capability to conduct the calculation in independent and parallel manner for particular, user-defined, active videodetection regions.