Wyniki wyszukiwania - Biblioteka Nauki

1

Techniki zmniejszania poboru mocy wykorzystywane podczas wbudowanego samotestowania

100%

Puczko M. , Murashko I.

Pomiary Automatyka Kontrola

|

2006

|

tom R. 52, nr 6 bis

56-58

PL

W badaniach przeprowadzono próbę obniżenia rozpraszanej mocy generatora pseudolosowych wektorów testowych i analizatora sygnatur, które są wykorzystywane podczas wbudowanego samotestowania urządzeń cyfrowych BIST (ang. Built-In Self-Testing). Zaproponowano nową strukturę układu, która pozwala obniżyć moc wydzielaną w trakcie przeprowadzania samotestowania. Podstawowa idea powyższego sposobu opiera się na takiej modyfikacji elementów BIST, w której zamiast przerzutników -D wykorzystuje się przerzutniki -T.

EN

The power dissipation calculation of pseudorandom Test Pattern Generator (TPG) and Signature Analyzer (SA) in BIST is presented in this paper. The new idea, presented in the paper of test generation in BIST (Built-In Self-Test) allows reducing power dissipation during testing of the digital circuit. The main idea of proposed design is using flip-flops of type T.

2

FPGA implementation of feature extraction algorithm for speaker verification

100%

Staworko M. , Rawski M.

|

2010

|

tom Vol. 51, nr 11

41-43

EN

In this paper we propose a feature extraction circuit of automatic speaker verification system based on the LFCC with novel architecture for spectral averaging. Proposed solution is optimized for implementation in programmable structures as System on Programmable Chip and significantly reduces feature extraction execution time and power consumption.

PL

Artykuł przedstawia układ estymacji cech sygnału mowy w systemie automatycznej weryfikacji mówcy bazujący na parametrach LFCC z wykorzystaniem nowej architektury realizującej proces uśredniania w dziedzinie częstotliwości. Proponowane rozwiązanie jest przeznaczone do implementacji w strukturach reprogramowalnych jako część systemu jednoukładowego, charakteryzuje się niskim poborem mocy oraz krótkim czasem wyznaczania parametrów LFCC z sygnału mowy.

3

Wpływ funkcji sąsiedztwa na efektywność uczenia sieci neuronowych Kohonena implementowanych sprzętowo

100%

Kolasa M. , Długosz R. , Figas A.

|

tom z. 1

103--112

PL

W pracy przedstawiono wyniki badań prezentujące wpływ wyboru funkcji sąsiedztwa (neighborhood function - NF) w sieciach Kohonena na jakość procesu uczenia się tych sieci. Celem badań jest określenie, która NF może być najefektywniej zrealizowana sprzętowo, a jednocześnie nie pogarsza jakości procesu uczenia się samoorganizujących się sieci neuronowych. Zbadano efektywność uczenia sieci Kohonena, korzystając z miary błędu kwantyzacji oraz błędu topograficznego. Dokonano porównania uzyskanych wyników dla czterech typów funkcji sąsiedztwa oraz trzech topologii warstwy wyjściowej sieci.

EN

The paper presents an influence of the type of the neighborhood function (NF) on the learning process of the Kohonen neural networks. Four different NF and three topology have been compared. The objective was to determine which NF is the most efficient looking both from the transistor level implementation and the learning quality points of view. The effectiveness of the learning process of SOMs was assessed using two criteria: the quantization error and the topographic error.

4

TPG and SA with low power consumption

80%

Puczko M.

|

tom R. 59, nr 10

1040--1045

EN

In this paper new solutions for reducing a switching activity of BIST environment for the scan-organized BIST architectures are presented. Several approaches of low power BIST have been proposed. In [1], the author presents a test scheduling approach that takes into consideration the power consumption. For general BIST structure a new test pattern generator is proposed in [2]. There is a set of solutions to eliminate useless pseudo random patterns during the test mode [3-5]. The paper is organized as follows. In Section 2 the power consumption issue and weighted switching activity modeling are investigated. Section 3 presents switching activity of basic logic structures. In Section 4 a new technique is proposed. Section 5 shows the multi-input modulo 2 adder with low power consumption. In Section 6 modified structures of TPG and SA are presented. Section 7 shows two-pattern testing and Section 8 cryptographic key generation with low power consumption. Sections 9-11 include hardware verification of the presented solutions. Section 12 is the summary.

PL

Pobór mocy w systemach cyfrowych może znacząco wzrosnąć podczas procesu testowania. Niniejsza publikacja opisuje metodę, dzięki której może zostać zmniejszone zużycie energii w układach cyfrowych podczas testowania BIST (ang. Built-In Self-Testing). Niniejsze rozwiązanie zostało opracowane w oparciu o standardową strukturę rejestru przesuwającego z liniowym sprzężeniem zwrotnym LFSR(ang. Linear Feedback Shift Register). Weryfikacja sprzętowa pokazuje, iż pobór mocy został zmniejszony o około 50% w porównaniu ze strukturą klasyczną. Zaproponowane rozwiązanie zweryfikowano sprzętowo w generatorze testów TPG (ang. Test Pattern Generator), analizatorze sygnatur SA (ang. Signature Analyzer), generatorze par wektorów testowych oraz zmodyfikowanym generatorze Geffe’go. Zawartość artykułu jest następująca. W części 2. opisano podstawowe definicje związane z poborem mocy w BIST. W części 3. przedstawiono sposób obliczania aktywności przełączeń podstawowych struktur logicznych. W części 4. pokazano wpływ sposobu projektowania układu na jego aktywność przełączeń. Część 5. zawiera metodę projektowania wielowejściowego sumatora modulo 2 o minimalnej aktywności przełączeń. Zmniejszenie poboru mocy w generatorach testów i analizatorach sygnatur wykorzystywanych w BIST zostało zaprezentowane w części 6., natomiast obniżenie poboru mocy podczas testowania układów cyfrowych z wykorzystaniem par wektorów testowych w części 7. Część 8. to obniżenie poboru mocy podczas testowania układów cyfrowych z wykorzystaniem par wektorów testowych. Rozdziały 9–11 zawierają weryfikację sprzętową zaprezentowanych metod i algorytmów. Podsumowanie zawiera część 12.