PL
 |
EN
Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 7

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  mikroprogramowany układ sterujący
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Content available Methods of designing of compositional microprogram control units with mutual memory
100%
Wiśniewski R. , Barkalov A. A. , Janik A.
|
|
tom R. 54, nr 8
493-495
EN
In the article four designing methods of Compositional Microprogram Control Unit (CMCU) will be described and compared. The first one - with mutual memory - is traditional way of synthesis of CMCU. Here operational vertices of the initial flow chart that describes the functionality of control units are replaced with operational linear chains that permit to minimize the number of internal states of the controller. Three remaining methods are based on the CMCU with mutual memory; however there are additional improvements that allow reducing the number of logic elements that are required for implementation of CMCU on programmable device. Detailed results of investigations will be shown in the paper. Authors have performed researches where over 100 benchmarks (descriptions of CMCU) were designed with all four methods and implemented on an FPGA. Results of implementation will be studied and analyzed in detail and described in the paper.
PL
W referacie zaprezentowane zostaną cztery metody projektowania mikroprogramowanych jednostek sterujących. Pierwsza metoda to tradycyjny sposób syntezy sterownika o adresowaniu wspólnym. Na jej podstawie opracowane zostały trzy inne metody projektowania mikroprogramowanych układów sterujących. Wprowadzono modyfikacje w strukturze sterownika, których głównym celem była redukcja liczby wykorzystanych elementów logicznych podczas implementacji systemu w matrycach FPGA. W artykule przedstawione zostaną szczegółowe wyniki badań przeprowadzonych przez autorów. Każdy sterownik zaprojektowano wszystkimi czterema metodami, a następnie przeprowadzono operacje syntezy oraz implementacji. Końcowe wyniki zajętości poszczególnych wersji w programowalnych matrycach FPGA zostaną szczegółowo przeanalizowane.
2
Content available Analiza zużycia zasobów sprzętowych w mikroprogramowanych układach sterujących ze współdzieleniem kodów
75%
Kołopieńczyk M.
|
|
tom R. 55, nr 7
482-484
PL
W artykule zaprezentowano wyniki prac nad zmniejszeniem zużycia zasobów sprzętowych w mikroprogramowanych układach sterujących ze współdzieleniem kodów. Porównano dwa typy układów mikroprogramowanych: układ z konwerterem adresu oraz układ bez konwertera. Do syntezy i implementacji struktur wykorzystano oprogramowanie Xilinx ISE 8.2i. Zastosowano cztery dostępne w pakiecie ISE strategie optymalizacji. Platformę docelową stanowił układ FPGA Xilinx Virtex-II Pro (xc2vp30-7ff896c). Badania wykazały, że wprowadzenie bloku konwertera adresu skutkuje, dla niektórych przypadków, co najmniej 50 % zmniejszeniem rozmiaru pamięci mikroprogramowanego układu sterującego ze współdzieleniem kodów.
EN
The paper presents the results of investigations on decrease in hardware resources usage in microprogram control units with code sharing. Two types of microprogram control units are compared: a structure with the address converter and that without it. Xilinx ISE 8.2i package was used for synthesis and implementation of the microprogram control unit. Four optimization strategies available in the package ISE were applied. Two strategies focus on the resources usage optimisation (area level 1, area level 2); the other two - on the device maximum frequency (speed level 1, speed level 2). The target platform was the FPGA device Xilinx Virtex-II Pro xc2vp30-7ff896c).The test results show that in some cases the memory consumption drops even by 50 % in comparison with the implementation without the address converter. It should be noted that adding an additional block (address converter) to the microprogram control unit does not cause an increase in the hardware resource use. The paper is divided into four parts. First section is a brief introduction to the issues of compositional microprogram control unit design. In second and third sections the results of resource utilisation are presented. The last - fourth - chapter contains a summary.
3
Content available Koncepcja systemu wspomagającego projektowanie mikroprogramowanych układów sterujących
75%
Kołopieńczyk M.
|
|
tom R. 55, nr 7
470-472
PL
W artykule zaprezentowano aplikację wspomagającą proces projektowania mikroprogramowanych układów sterujacych (ang. Compositional Microprogram Control Unit, CMCU). Do opisu algorytmu sterowania układów mikroprogramowanych wykorzystano sieć działań (ang. flow-chart). Głównym zadaniem aplikacji jest usprawnienie procesu opisu układów sterujących za pomocą sieci działań jak również translacja graficznej formy sieci działań do specyfikacji tekstowej. W artykule zaproponowano i omówiono struktury danych umożliwiające tworzenie, przechowywanie oraz prezentację sieci działań.
EN
The paper presents a concept of a system supporting the design process of compositional microprogram control units. The control algorithm of the compositional control unit is very often described by flow-charts. The proposed approach improves the design process of the microprogram control unit algorithm defined by flow-charts. It allows translating the graphical flow-chart representation into a textual flow-chart specification from as well. The data structures for creation, storage and presentation of flow-charts are also proposed. The paper is divided into four sections. The first section is a brief introduction to the issues of compositional microprogram control unit design. In the second one the graphical and textual flow-chart specification is presented. The third section describes the structure of the data formats and programmable environment. The last - fourth - section contains a summary.
4
Content available Metoda syntezy mikroprogramowanego układu sterującego z rozszerzonym formatem mikroinstrukcji
75%
Barkalov A. A. , Titarenko L. , Bieganowski J.
|
|
tom R. 55, nr 7
488-490
PL
W artykule przedstawiono metodę syntezy mikroprogramowanego układu sterującego ze wspólną pamięcią i rozszerzonym formatem mikroinstrukcji. Metoda jest zorientowana na zmniejszenie rozmiaru układu adresowego poprzez umieszczenie kodów klas łańcuchów pseudorównoważnych w pamięci sterującej. Uzyskuje się w ten sposób uproszczenie funkcji przejść części adresowej układu, co przekłada się na redukcję zasobów sprzętowych potrzebnych do implementacji jednostki sterującej w układach programowalnych typu CPLD i FPGA. W artykule zamieszczono wprowadzenie teoretyczne, przykład zastosowanie metody oraz wyniki badań uzyskane podczas syntezy testowych sieci działań przy użyciu oprogramowania Xilinx ISE 10.2 dla układów Xilinx Virtex II. Na postawie uzyskanych wyników można stwierdzić, że dla liniowych sieci działań uzyskuje się średnią redukcję rozmiaru układu na poziomie około 50% w porównaniu do podstawowego wariantu mikroprogramowanego układu sterującego.
EN
The paper presents a new synthesis method of Compositional Microprogram Control Unit (CMCU) with Common Memory and Extended Microinstructions for programmable logic devices such as CPLD and FPGA. Programmable logic devices are nowadays widely used for implementation of Control Units (CU) [3]. The problem of optimization of CU is still actual in computer science and it solution allows decreasing the cost of the system [2]. The proposed method is oriented on reduction of CMCU addressing circuit hardware by placing pseudoequivalent class codes in the control memory. These classes are formed by division of the set of Operational Linear Chains (OLC) into partitions which correspond to pseudoequivalent states of Moore FSM [2]. When class codes are stored in the control memory, the transition function is simplified and the addressing circuit hardware amount is reduced compared with the CMCU base structure. The method can be applied when control algorithm to be implemented is linear i.e. the number of operational vertices exceeds the 75% of total number of vertices of Graph Scheme of Algorithm (GSA) to be implemented. The research results show that use of the method for tested GSAs gives on average 50% decrease in hardware amount in comparison with CMCU base structure (Tab. 4). The results were obtained in Xilinx ISE. The CMCU models were generated by our software and described in VHDL.
5
Optymalizacja mikroprogramowanego układu sterującego poprzez zastosowanie współdzielenia kodów
75%
Titarenko L. , Kołopieńczyk M.
|
|
tom R. 52, nr 6 bis
53-55
PL
Zaproponowana w artykule metoda współdzielenia kodów umożliwia minimalizację rozmiaru pamięci niezależnie od charakterystyki implementowanego algorytmu sterowania. Metoda oparta jest na przekształceniu adresu, reprezentowanego jako pary , w adres mikroinstrukcji. W artykule przedstawiono także przykład zastosowania proponowanej metody.
EN
A presented code sharing method permits to save minimal size of control memory independently on characteristics of implemented control algorithm. Method is based on transformation of address of the pair into address of microinstruction. An example of proposed method application is given.
6
Content available Synteza mikroprogramowanych układów sterujących z identyfikacją wyjść oraz dekoderem funkcji
75%
Wiśniewski R. , Barkalov A. A.
|
|
tom R. 54, nr 8
585-587
PL
W artykule zaprezentowana zostanie metoda umożliwiająca zmniejszenie liczby wyjść oraz funkcji logicznych modułów wewnętrznych układu sterującego poprzez zastosowanie identyfikacji wyjść łańcuchów bloków operacyjnych. Ponadto wprowadzony zostanie dodatkowy blok dekodera funkcji, który może zostać zrealizowany z wykorzystaniem dedykowanych bloków pamięci, co znacznie pozwala zmniejszyć liczbę elementów logicznych matryc FPGA. Szczegółowe badania przeprowadzone przez autorów potwierdzają skuteczność proponowanej metody. W porównaniu ze standardowym sposobem projektowania układów mikroprogramowanych, rozwiązanie wykorzystujące dekoder funkcji pozwala zmniejszyć liczbę wykorzystanych bloków logicznych średnio o 36%.
EN
A new synthesis method of compositional microprogram control unit (CMCU) is presented in the article. The method is based on the modification in the traditional solutions. Application of an additional block - function decoder - permits to reduce the number of logic blocks used for implementation of the CMCU on FPGA. All steps required in order to synthesize CMCU with function decoder will be shown. Detailed investigations conducted by authors have shown that the proposed method permits to decrease the FPGA area used for implementation of the control unit up to 36% compared with traditional solutions.
7
Content available remote Reduction in the number of LUT elements for control units with code sharing
51%
Barkalov A. , Titarenko L. , Bieganowski J.
|
2010
|
tom Vol. 20, no 4
751-761
EN
Two methods are proposed targeted at reduction in the number of look-up table elements in logic circuits of compositional microprogram control units (CMCUs) with code sharing. The methods assume the application of field-programmable gate arrays for the implementation of the combinational part of the CMCU, whereas embedded-memory blocks are used for implementation of its control memory. Both methods are based on the existence of classes of pseudoequivalent operational linear chains in a microprogram to be implemented. Conditions for the application of the proposed methods and examples of design are shown. Results of conducted experiments are given.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.