PL
 |
EN
Ten serwis zostanie wyłączony 2025-02-11.
Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl
Preferencje help
Polish version English version Język
Widoczny [Schowaj] Abstrakt
Liczba wyników

Znaleziono wyników: 6

Liczba wyników na stronie
first rewind previous Strona / 1 next fast forward last
Wyniki wyszukiwania
Wyszukiwano:
w słowach kluczowych:  język VHDL
help Sortuj według:

help Ogranicz wyniki do:
first rewind previous Strona / 1 next fast forward last
1
Metoda analizy sieci komputerowej za pomocą modelu zdarzeniowego.
100%
Senczyna S.
|
|
tom Vol. 22, nr 2
179-189
PL
Proponowany model zdarzeniowy polega na zastosowaniu metodyki projektowania architektur komputerowych do modelowania sieci komputerowej. Transmisje między serwerami i stacjami sieci są modelowane jako sekwencje zdarzeń na punktowej skali czasu. Za pomocą modelu można obliczyć czas transmisji zasobów na wyjściach serwerów, co w opracowaniu zostało przedstawione za pomocą diagramów zdarzeń.
EN
The proposed event model depends on the using of computer architecture design methodology for modedlling a computer network. Transmission between servers and workstations are modelled as the sequence of events on the discrete time axis. Using the model the time of resource on output of servers may be calculate, that has been shown in papers using the event diagrams.
2
Content available remote Metoda tworzenia formalnego zapisu algorytmów działania urządzeń srk
72%
Kawalec P. , Rżysko M.
|
2013
|
tom z. 100
91--108
PL
W artykule przedstawiono problemy formalnego zapisu algorytmów działania urządzeń zabezpieczenia ruchu kolejowego oraz wspomaganej komputerowo specyfikacji tych algorytmów z wykorzystaniem języków opisu sprzętu. Przegląd stosowanych obecnie metod opisu urządzeń srk wskazuje, że nie istnieje metoda, która mogłaby zapewnić jednolitą platformę opisu wszelkiego rodzaju dyskretnych układów sterowania. Większość stosowanych metod opisu nie pozwala na wykorzystanie wspomagania komputerowego na etapie specyfikacji i weryfikacji algorytmów działania tego typu układów. Zostało pokazane, że zastosowanie do tego celu języków opisu sprzętu tworzy jednolitą platformę specyfikacji i weryfikacji urządzeń srk, pozwalając dodatkowo na statyczną i dynamiczną weryfikację poprawności opisu z wykorzystaniem wspomagania komputerowego w postaci symulatorów logicznych. Na przykładzie specyfikacji algorytmu działania jednoodstępowej blokady liniowej w języku VHDL zaprezentowane zostały zarówno możliwości pakietu Active-HDL, jak i proces wspomaganej komputerowo specyfikacji i weryfikacji projektowanego układu.
EN
The article presents a method of railway traffic control algorithm specification using formal description and computer aided design. The review of currently used description methods of railway traffic control devices and systems indicates that the method which could ensure a uniform platform for description of all kinds of discrete control systems does not exist. Most of currently used description methods do not allow the use of computer support at the stage of specification and verification. It is shown that application of hardware description languages for this purpose comprises a uniform platform for specification and verification of railway traffic control devices, which additionally allows static and dynamic verification of correctness of this description with the use of computer support in the form of logic simulators. On the examplary specification of one-section line block operation algorithm in VHDL, both the possibilities of Active–HDL package as well as the process of computer aided specification and verification of the designed system are presented.
3
Content available Zastosowanie języka VHDL do badania złożonych sieci zestykowych
72%
Kawalec P. , Kotliński D.
|
|
tom R. 54, nr 8
529-531
PL
W artykule przedstawiono zagadnienia zastosowania języka opisu sprzętu VHDL do analizy obwodów przekaźnikowych stosowanych w sterowaniu ruchem kolejowym. Przedstawiona metoda modelowania sieci zestykowych pozwala na analizę hazardu statycznego i dynamicznego występujących w rzeczywistych obwodach przekaźnikowych. Po zamodelowaniu poszczególnych elementów tworzony jest model całej sieci zestykowej blokady samoczynnej, który następnie jest badany z wykorzystaniem symulatorów logicznych.
EN
The article presents issues concerning the application of hardware description language VHDL to the analysis of relay systems used in railway traffic control. The modelling of contact networks method presented allows for the analysis of static and dynamic hazard which appears in real relay systems. After modelling particular elements, the model of the whole contact network of automatic interlocking is created, which is then tested with the use of logical simulators.
4
Content available Komputerowo wspomagana specyfikacja funkcji zależnościowych urządzeń srk w językach opisu sprzętu
72%
Kawalec P. , Rżysko M.
TTS Technika Transportu Szynowego
|
2012
|
tom R. 19, nr 9
1605--1614, CD
PL
W artykule omówiona została koncepcja wykorzystania języków opisu sprzętu do specyfikacji funkcji zależnościowych urządzeń sterowania ruchem kolejowym. Przegląd stosowanych rozwiązań pokazuje, że nie istnieje metoda opisu zapewniająca jednolitą platformę specyfikacji dyskretnych układów sterowania w kolejnictwie. Obecnie wykorzystywane metody nie oferują również możliwości statycznej i dynamicznej weryfikacji wykonanego układu. Proces projektowania przy użyciu proponowanej metody zaprezentowany został na przykładzie specyfikacji algorytmu działania pojedynczego modułu dla geograficznego systemu zależnościowego, tworzonego w języku VHDL. Zastosowanie symulatorów logicznych w procesie weryfikacji projektu pozwoliło na wykonanie symulacji potwierdzających poprawność działania modelu. Na podstawie tak wykonanej specyfikacji pokazano zalety wykorzystania wspomagania komputerowego w postaci wszechstronnego pakietu przeznaczonego do tworzenia w językach HDL.
EN
This paper presents several issues concerning computer aided specification of railway interlocking functions using hardware description languages. The review of currently used methods shows that none of them can provide a uniform design platform for railway applications, capable of static and dynamic verification of the design. The proposed design process is shown on an exemplary specification of a geographical interlocking module algorithm, written in VHDL. With the use of logic simulators it was possible to verify correctness of the description. The article presents various advantages of utilizing both hardware description languages and computer aided design software.
5
Content available Projektowanie układów cyfrowych w języku programowania sprzętu VHDL – prezentacja witryny internetowej
58%
Noga K. M. , Motyka P. S.
Zeszyty Naukowe Wydziału Elektrotechniki i Automatyki Politechniki Gdańskiej
|
2018
|
tom Nr 60
91--96
PL
W artykule przedstawiono nową witrynę internetową zrealizowaną w Katedrze Automatyki Okrętowej Akademii Morskiej w Gdyni. Na stronie zostały umieszczone informacje niezbędne do przygotowania własnych projektów układów cyfrowych opracowywanych w edytorze tekstowym i graficznym języka VHDL w środowisku Quartus. Strona zawiera przykłady rozwiązań począwszy od układów prostszych do bardziej zaawansowanych. W każdym z tych projektów przedstawiono przykładowe rozwiązania. Ponadto do każdego projektu, opracowanego przy użyciu obu wymienionych edytorów, zostały dołączone komentarze ułatwiające zrozumienie rozpatrywanych zagadnień.
EN
The article presents a new website, realized at Department of Ship Automation in Gdynia Maritime University, based on an engineering diploma thesis. The website contains information necessary to prepare own digital circuit designs developed in the text and graphic editor of the VHDL hardware description language in the Quartus environment. There are examples of solutions from simpler to more advanced ones on the website, e.g. an adder implementation, a design of a sequential counter working in accordance with a specific graph, control plotters work, a system detecting a specific combination of input bits, a control system of a cargo lift, and so one. Each project contains a description of an example solution. Furthermore, for each project prepared in both editors, a commentary was added to facilitate understanding of the issues under consideration. The source files of all projects have been placed on the website, which allows students to be run on their own computers.
6
Concept of instruction set driven designing of CPU
58%
Pawłowski M. , Skorupski A. , Szymański Z. , Gracki K.
|
|
tom Vol. 56, nr 10
95-97
EN
The paper presents idea of processors design with a preset instruction list. Each instruction is implemented as a functional logic block, attached to a common bus. Each of these blocks contains execution and control elements necessary to instruction execution. The processor is a combination of several dozen of such blocks. Only one is active after the recognition of the instruction code. The individual command blocks are described in VHDL and whole processor can be built in the FPGA.
PL
W artykule przedstawiono koncepcję projektowania procesorów za pomocą listy rozkazów. Każdy z rozkazów stanowi w pełni funkcjonalny blok logiczny, dołączony do wspólnych magistral i zawierający elementy wykonawcze i sterujące, które są niezbędne do jego wykonania. Procesor jest połączeniem kilkudziesięciu takich bloków, z których tylko jeden podejmuje działanie po rozpoznaniu swojego kodu rozkazu. Procesor jest realizowany w układzie FPGA, dlatego opis poszczególnych bloków rozkazowych jest projektowany w języku VHDL.
first rewind previous Strona / 1 next fast forward last
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.