Wyniki wyszukiwania - Biblioteka Nauki

Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: generator pierścieniowy

Sortuj według:

Ogranicz wyniki do:

Realization of logic integrated circuits in VeSTIC process - design, fabrication, and characterization

100%

Domański K. , Głuszko G. , Sierakowski A. , Tomaszewski D. , Szmigiel D.

tom Vol. 9, nr 3

123--132

A design and manufacturing of test structures for characterization of logic integrated circuits in a VeSTIC process developed in ITE, are described. Two variants of the VeSTIC processs have been described. A role and sources of the process variability have been discussed. The VeSFET I-V characteristics, the logic cell static characteristics, and waveforms of the 53-stage ring oscillator are presented. Basic parameters of the VeSFETs have been determined. The role of the process variability and of the parasitic elements introduced by the conservative circuit design, e.g. wide conductive lines connecting the devices in the circuits, have been discussed. Based on the inverter layout and on the process specification, the parasitic elements of the inverter equivalent circuit have been extracted. The inverter propagation times, the ring oscillator frequency, and their dependence on the supply bias have been determined.

Niskomocowy generator pierścieniowy CMOS sterowany napięciem

100%

Mroszczyk P. , Gołda A. , Kos A.

2010

tom Vol. 51, nr 9

11-14

W pracy przedstawiono projekt i wyniki symulacji po ekstrakcji z topografii generatora pierścieniowego wykonanego w technologii AMS 0,35 pm przestrajanego w zakresie od 50 kHz do 2 GHz, moc strat nie przekracza 5,3 mW przy napięciu zasilania 3,3 V, poziom szumów fazowych dla częstotliwości podstawowej 900 MHz i przesunięciu 1 MHz wynosi -87,4 dBc/Hz, głównym przeznaczeniem układu jest taktowanie systemów cyfrowych testowanych pod kątem zjawisk termicznych i elektrotermicznych

The objective of this paper is to present a design and post-layout simulation results of a voltage-controlled ring oscillator designed in AMS 0.35 pm technology retuned from 50 kHz to 2 GHz. A power dissipation does not exceed 5.3 mW for a voltage supply 3.3 V, a single-sideband noise at the offset frequency 1 MHz from the carrier frequency 900 MHz is - 87.4 dBc/Hz. The project can be applied as a clock signal generator in research and development of digital systems in terms of thermal and electrothermal phenomena