W referacie przedstawiono wyniki pomiarów fluktuacji fazowych sygnału zegarowego wytworzonego w procesie cyfrowej syntezy częstotliwości. Wykorzystano do tego celu dedykowane bloki DCM wbudowane w strukturze układu programowalnego FPGA Virtex4 XC4VFX12. Przeprowadzono badania mające na celu wybranie odpowiedniego trybu pracy tych bloków, aby uzyskać referencyjny sygnał zegarowy charakteryzujący się najmniejszym błędem losowym.
EN
The article presents, the results of the phase fluctuation measurements of the clock signal generated in the digital frequency synthesis process. For this purpose, dedicated DCM blocks embedded in the field programmable gate array Virtex4 XC4VFX12 structure are used. Measurements allowed to choose the appropriate mode of operation of these units to get the reference clock signal characterized by the smallest random error.
Opisano własną konstrukcję komputerowo sterowanego układu lock-in. Kluczowe elementy - detektor fazy i generator częstotliwości odniesienia wykonano w technice cyfrowej, w oparciu o język VHDL i programowalne układy logiczne FPGA. Przebiegi sinusoidalne generowano za pomocą rozwinięcia w szereg Maclaurina. Pokazano, że przy wydłużonym czasie zbierania próbek i uśrednianiu wyników można przeprowadzić analizę rezonatora 32 kHz pomimo zastosowania przetworników A/C i C/A o niewiele większych częstotliwościach próbkowania.
EN
In-house developed, computer-controlled lock-in system is presented. Crucial elements - phase detector and direct digital synthesizer were based on digital technique (VHDL and FPGA). Sine signals are generated in real time by Maclaurin series approximation. It was shown that for extended time of samples collection, resonant frequency of 32 kHz oscillator may be measured, in spite of applying A/D and D/A converter working with sampling rate only silghtly exceeding the measured frequency.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.