Wyniki wyszukiwania - Biblioteka Nauki

Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: current gate

Sortuj według:

Ogranicz wyniki do:

Current-mode digital circuits for low voltage mixed A/D systems

100%

Guziński A. , Pawłowski P. , Kaniewski J. , Czwyrow D. , Maslennikow O.

Bulletin of the Polish Academy of Sciences. Technical Sciences

1998

tom Vol. 46, nr 4

443-458

Current-mode digital circuits operating with constant, continuous power supply current are presented. Layout of introduced gate and static, classical voltage inverter layout are shown for comparison. SPICE simulations based on extracted parameters of these gates are presented. The elementary operations that form current mode gate basis and elementary logical operations in this basis have been described. The problem of arithmetic-logic unit design based on the current-mode gates is considered.

Wykorzystanie bramek prądowych i napięciowych CMOS do realizacji funkcji bloku S-box algorytmu Whirlpool

67%

Rajewska M. , Berezowski R. , Maslennikow O. , Słowik A.

Elektronika : konstrukcje, technologie, zastosowania

2008

tom Vol. 49, nr 11

196-199

W pracy przedstawiono porównanie trzech projektów układów zbudowanych z bramek prądowych i realizujących funkcje bloku S-box w algorytmie kryptograficznym Whirlpool z analogicznymi trzema projektami zbudowanymi z klasycznych, napięciowych bramek CMOS. Projekty układów opracowano wykorzystując zmodyfikowaną przez autorów metodę minimalizacji funkcji logicznych Quinea-McCluskeya, a następnie dokonano optymalizacji dwóch najlepszych projektów (prądowego i napięciowego) wykorzystując opracowany przez autorów algorytm ewolucyjny. Porównanie zaprojektowanych układów prądowych z ich odpowiednikami napięciowymi wykonano pod kątem liczby wykorzystanych w układzie bramek, połączeń, tranzystorów oraz czasów opóźnienia. Celem pracy jest uzasadnienie stosowania bramek prądowych w jednostkach przetwarzających systemów kryptograficznych odpornych na ataki PAA (ang. Power Analysis Attacks).

In this paper, the comparison of three circuits designed with the current-mode gates and destined for realization of the Whirlpool algorithm S-box functions with the similar circuits based on the classical voltage-mode CMOS gates is presented. The modified by authors Quine-McCluskey minimization algorithm was used to realizing the current-mode projects. Moreover, the evolutionary algorithm proposed by authors for digital circuit optimization used for further reduction of the hardware complexity of the two designed current-mode and voltage-mode devices. The comparison of projects was made taking to account the number of gates, interconnections, transistors and delay time. Comparison results proves the ability of using current-mode circuits in cryptographic processors units resistant to Power Analysis Attacks (PAA).