Wyniki wyszukiwania - Biblioteka Nauki

Nowa wersja platformy, zawierająca wyłącznie zasoby pełnotekstowe, jest już dostępna.
Przejdź na https://bibliotekanauki.pl

Ograniczanie wyników

Znaleziono wyników: 2

Liczba wyników na stronie

Wyniki wyszukiwania

Wyszukiwano:
w słowach kluczowych: charge pump

Sortuj według:

Ogranicz wyniki do:

A synchronous resonant switched-capacitor DC-DC boost converter - experimental results and feasibility model

100%

Stala R. , Kawa A. , Penczek A. , Waradzyn Z. , Mondzik A.

tom R. 94, nr 5

139--142

This paper presents results of experimental research of a resonant switched capacitor voltage multiplier (SCVM) in the synchronous topology (SYSCVM). The classical SCVM utilizes diodes in the branches responsible for charging the switched capacitors. In the SYSCVM, additional MOSFET switches are connected in parallel with the diodes. Therefore, an improvement of efficiency is achieved. The paper presents experimental results of operation and efficiency of the SYSCVM. Furthermore, the issues related to the design of the converter with synchronous switches and the problems of the supply of the gate drivers are discussed.

W artykule przedstawiono wyniki badań eksperymentalnych rezonansowego przekształtnika DC-DC o przełączanych kondensatora powielającego napięcie stałe w topologii synchronicznej (SYSCVM – Synchronous Switched Capacitor Voltage Multiplier). W klasycznym rozwiązaniu analizowany przekształtnik o przełączanych kondensatorach wykorzystuje diody w obwodach ładowania przełączanych kondensatorów. W układzie SYSCVM diody połączone są równolegle z tranzystorami MOSFET dla uzyskania większej sprawności układu. Artykuł przedstawia wyniki pomiarów eksperymentalnych układu dotyczących weryfikacji działania układu oraz jego sprawności. Ponadto, problemy związane z praktyczną implementacją koncepcji synchronicznego układu (SYSCVM) zostają również omówione.

Design of high-performance PFD-CP for 403MHz CMOS fractional-N frequency synthesizer

100%

Saleh S. , Hamdy G. , Elsemary H. , Zaki A.

tom Vol. 8, nr 3

97--100

This brief discusses the challenges and employs a novel charge-pump and a PFD/CP linearization technique to improve the performance of a 403MHz fractional-N PLL. Techniques are proposed to improve the linearity of the PLL by forcing the PFD/CP to operate in a linear part of its transfer characteristics, while the charge-pump minimizes the current mismatch between the up and down currents by using feedback. The circuit is designed in 0.13jim CMOS process and consumes a total power of 2.6mW. The simulation results show that the synthesizer has a phase noise of-128dBc/Hz at 1MHz offset.