W artykule przedstawiono oryginalną metodę sprzętowej realizacji algorytmów sterowania bitowego zgodną z normą IEC61131-3. Zaproponowane przekształcenia, oparte o rachunek zbiorów oraz grafy, pozwalają na translację oryginalnej postaci programu sterowania do postaci w pełni zgodnej z oryginałem, dającej się jednak sprzętowo realizować za pomocą architektury dwutaktowej. Zastosowanie opisanej metody umożliwia wydajną sprzętową realizację sterowania bitowego, przedstawionego w ustandaryzowanym języku programowania LD, w układach FPGA.
EN
In the paper there is presented a procedure for the implementation of control algorithms for hardware-bit compatible with the standard IEC61131-3. Described transformation based on the sets calculus and graphs, allow for translation of the original form of the control program to the form in full compliance with the original, giving the architecture represented by two tick. The use of this procedure enables the efficient implementation of the control bits in the FPGA using a standardized programming language LD.
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.